時(shí)序邏輯路是數(shù)字電路的一種，時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，或者說(shuō)，還與以前的輸入有關(guān)。

　　時(shí)序邏輯路的結(jié)構(gòu)

　　時(shí)序邏輯電路由組合電路和存儲(chǔ)電路兩部分組成，通過(guò)反饋回路將兩部分連成一個(gè)整體。時(shí)序邏輯電路的一般結(jié)構(gòu)如圖1所示。

　　圖中，X1，…，Xn為時(shí)序邏輯電路的輸入信號(hào)，又稱為組合電路的外部輸入信號(hào)；Z1，…，Zm為時(shí)序邏輯電路的輸出信號(hào)，又稱為組合電路的外部輸出信號(hào)；y1，…，ys為時(shí)序邏輯電路的“狀態(tài)”，又稱為組合電路的內(nèi)部輸入信號(hào)；Y1，…，Yr為時(shí)序邏輯電路中的激勵(lì)信號(hào)，又稱為組合電路的內(nèi)部輸出信號(hào)，它決定電路下一時(shí)刻的狀態(tài)；CP為時(shí)鐘脈沖信號(hào)，它是同步時(shí)序邏輯電路中的定時(shí)信號(hào)。

　　時(shí)序邏輯電路的狀態(tài)y1，…，ys是存儲(chǔ)電路對(duì)過(guò)去輸入信號(hào)記憶的結(jié)果，它隨著外部信號(hào)的作用而變化。在對(duì)電路功能進(jìn)行研究時(shí)，通常將某一時(shí)刻的狀態(tài)稱為“現(xiàn)態(tài)”，記yn，簡(jiǎn)記為y；而把在某一現(xiàn)態(tài)下，外部信號(hào)發(fā)生變化時(shí)即將到達(dá)的新的狀態(tài)稱為“次態(tài)”，記作yn+1。

　　時(shí)序邏輯電路具有如下特征：

　　① 電路由組合電路和存儲(chǔ)電路組成，具有對(duì)過(guò)去輸入進(jìn)行記憶的功能；

　?、?電路中包含反饋回路，通過(guò)反饋使電路功能與“時(shí)序”相關(guān)；

　　③ 電路的輸出由電路當(dāng)時(shí)的輸入和狀態(tài)（過(guò)去的輸入）共同決定。

　　時(shí)序邏輯電路的分類

　　一、按“功能、用途”分為：

　　1、寄存器；

　　2、計(jì)數(shù)（分頻）器；

　　3、順序（序列）脈沖發(fā)生器；

　　4、順序脈沖檢測(cè)器；

　　5、碼組變換器；

　　二、按各觸發(fā)器的“動(dòng)作特性” 分為：

　　1、同步時(shí)序電路：電路中所有觸發(fā)器的狀態(tài)變化同步進(jìn)行。其時(shí)鐘方程：CP1= CP2=…= CPK= CP↓（或CP↑）。即：所有CP端聯(lián)在一起，由CP信號(hào)同一有效沿觸發(fā)。

　　2、異步時(shí)序電路：

　　3、電路中根本沒(méi)有CP同步信號(hào)。

　　4、各觸發(fā)器不是用同一CP脈沖的同一有效沿觸發(fā)的。

　　三、摩爾（Moore）型和米里（Mealy）型

　　1、摩爾型：電路的輸出Yn，只取決于各觸發(fā)器的輸出Q n，而與外輸入X n無(wú)關(guān)。即：Yn＝F（Q n）。

　　2、米里型：電路的輸出Yn，不僅取決于各觸發(fā)器的輸出Q n，而且還與外輸入X n有關(guān)。即：Yn＝F（Q n，X n）。

　　四、“完全描述的”和“非完全描述的”含有K個(gè)狀態(tài)變量（K個(gè)觸發(fā)器）的時(shí)序電路，最多可描述K個(gè)不同狀態(tài)。

　　1、若電路功能必須用 個(gè)狀態(tài)來(lái)描述，則稱之為“完全描述的”（二進(jìn)制的）；

　　2、若只用 個(gè)狀態(tài)中的一部分來(lái)描述，則稱之為“非完全描述的”（非二進(jìn)制的）。

　　時(shí)序邏輯電路特點(diǎn)：

　　功能特點(diǎn)：電路在某采樣周期內(nèi)的穩(wěn)態(tài)輸出Y（n），不僅取決于該采樣周期內(nèi)的“即刻輸入X（n）”，而且還與電路原來(lái)的狀態(tài)Q（n）有關(guān)。（通常Q（n）記錄了以前若干周期內(nèi)的輸入情況）

　　結(jié)構(gòu)特點(diǎn)：除含有組合電路外，時(shí)序電路必須含有存儲(chǔ)信息的有記憶能力的電路：觸發(fā)器、寄存器、計(jì)數(shù)器等。

　　時(shí)序邏輯電路框圖

　　常用的時(shí)序邏輯電路

　　常用時(shí)序邏輯電路有計(jì)數(shù)器和寄存器兩種。寄存器分為數(shù)據(jù)寄存器和移位寄存器。計(jì)數(shù)器種類較多，有同步計(jì)數(shù)器、異步計(jì)數(shù)器；有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器；二進(jìn)制計(jì)數(shù)器又有加法計(jì)數(shù)器、減法計(jì)數(shù)器等。

　　（1）寄存器

　　數(shù)字電路中用來(lái)存放數(shù)碼或指令的部件稱為寄存器。寄存器具有以下邏輯功能：可在時(shí)鐘脈沖作用下將數(shù)碼或指令存入寄存器（稱為寫入），或從寄存器中將數(shù)碼或指令取出（稱為讀出）。由于一個(gè)觸發(fā)器只能寄存1位二進(jìn)制數(shù)，要存多位數(shù)時(shí)，就得用多個(gè)觸發(fā)器。常用的有4位、8位、16位等。

　　寄存器存放和取出數(shù)碼的方式有并行和串行兩種。并行方式就是數(shù)碼各位同時(shí)從各對(duì)應(yīng)位輸入端輸入到寄存器中，或同時(shí)出現(xiàn)在輸出端；串行方式就是數(shù)碼逐位從一個(gè)輸入端輸入到寄存器中，或由一個(gè)輸出端輸出。

　　寄存器根據(jù)功能的不同可分為數(shù)碼寄存器和移位寄存器兩種。

　?。╝） 數(shù)碼寄存器：這種寄存器只有寄存數(shù)碼和清除數(shù)碼的功能。圖1所示是由D觸發(fā)器組成的4位數(shù)碼寄存器。該數(shù)碼寄存器的工作方式為并行輸入、并行輸出。

　　圖1 4位數(shù)碼寄存器

　　（b）移位寄存器：移位寄存器不僅能存放數(shù)碼而且有移位功能。根據(jù)數(shù)碼在寄存器內(nèi)移動(dòng)的方向又可分為左移移位寄存器和右移移位寄存器兩種。

　　在移位寄存器中，數(shù)碼的存入或取出也有并行和串行兩種方式。

　　圖2所示是由J—K觸發(fā)器組成的4位左移移位寄存器。F0接成D觸發(fā)器，數(shù)碼由D端串行輸入；也可由d0～d3作并行輸入。從4個(gè)觸發(fā)器的Q端得到并行的數(shù)碼輸出。也可從Q3端逐位串行輸出。

　　圖2 4位左移移位寄存器

　　（2）計(jì)數(shù)器

　　因?yàn)橛?jì)數(shù)器是最常用而又典型的時(shí)序邏輯電路，其分析方法即為一般時(shí)序邏輯電路的分析方法。常用計(jì)數(shù)器有多種類型，重點(diǎn)掌握以下幾種。

　?、俣M(jìn)制計(jì)數(shù)器：二進(jìn)制計(jì)數(shù)器能按二進(jìn)制的規(guī)律累計(jì)脈沖的數(shù)目，也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。一個(gè)觸發(fā)器可以表示l位二進(jìn)制數(shù)，表示n位二進(jìn)制數(shù)就得用n個(gè)觸發(fā)器。

　?。╝）異步二進(jìn)制加法計(jì)數(shù)器：圖3所示邏輯電路是由4個(gè)J—K觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器。圖中各觸發(fā)器輸入端均為“1”（懸空）即計(jì)數(shù)狀態(tài)。只要有時(shí)鐘脈沖就會(huì)翻轉(zhuǎn)，但前級(jí)觸發(fā)器的輸出作為后級(jí)觸發(fā)器的時(shí)鐘脈沖，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后，后級(jí)觸發(fā)器才能翻轉(zhuǎn)，故為異步計(jì)數(shù)器。其狀態(tài)真值表見(jiàn)圖4。

　　可見(jiàn)，在第16個(gè)時(shí)鐘脈沖到來(lái)后，計(jì)數(shù)器循環(huán)一周回到原態(tài)，因此也稱為十六進(jìn)制計(jì)數(shù)器。其波形圖如圖5所示，由圖可知，各觸發(fā)器輸出端Q0，Q1，Q2，Q3的脈沖頻率分別為時(shí)鐘脈沖的1／2，l／4，l／8，1／16，也稱分頻器。

　　圖3 4位異步二進(jìn)制加法計(jì)數(shù)器

　　圖4異步計(jì)數(shù)器狀態(tài)真值表

　　圖5 十六進(jìn)制計(jì)數(shù)器波形圖

　?。╞）同步二進(jìn)制加法計(jì)數(shù)器：異步二進(jìn)制計(jì)數(shù)器線路簡(jiǎn)單，工作速度較慢。同步計(jì)數(shù)器工作速度較快，電路較復(fù)雜。圖6所示為同步4位二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖。從圖中可以看出計(jì)數(shù)脈沖同時(shí)供給各觸發(fā)器，它們的狀態(tài)變換和計(jì)數(shù)脈沖同步。圖中每個(gè)觸發(fā)器有多個(gè)J端和K端，各J端或各K端之間都是“與”邏輯關(guān)系。

　　各觸發(fā)器輸入端的邏輯表達(dá)式（驅(qū)動(dòng)方程）為

　　J0=K0=1

　　J1=K1=Q0

　　J2=K2=Q1Q0

　　J3=K3= Q2Q1Q0

　　該計(jì)數(shù)器的狀態(tài)表和波形圖與異步4位二進(jìn)制加法計(jì)數(shù)器相同。分析可知，n位二進(jìn)制加法計(jì)數(shù)器能計(jì)的最大十進(jìn)制數(shù)為2n－1。

　　圖6 同步4位二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

　?、谑M(jìn)制計(jì)數(shù)器：從4位二進(jìn)制數(shù)碼的16種狀態(tài)中任取10種狀態(tài)，來(lái)表示1位十進(jìn)制數(shù)，可有多種組合，也稱編碼。常用的編碼形式是8421加權(quán)碼，相應(yīng)的計(jì)數(shù)器稱8421十進(jìn)制計(jì)數(shù)器。圖7所為同步十進(jìn)制加法計(jì)數(shù)器。

　　圖7 同步十進(jìn)制加法計(jì)數(shù)器

　　③集成計(jì)數(shù)器：將多個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器做在一塊中規(guī)模芯片上構(gòu)成集成計(jì)數(shù)器，用它可構(gòu)成所需模數(shù)的各種計(jì)數(shù)器。

　　④用中規(guī)模集成計(jì)數(shù)器組成任意進(jìn)制計(jì)數(shù)器，通常有兩種方法：

　?。╝）反饋復(fù)位法（或稱反饋“清0”法）：它是利用中規(guī)模組件進(jìn)行正常計(jì)數(shù)，當(dāng)計(jì)數(shù)器達(dá)到N進(jìn)制進(jìn)位要求時(shí)，形成復(fù)位脈沖，并用此脈沖反饋到組件的異步復(fù)位（/）端，使計(jì)數(shù)器復(fù)位（“清0”），實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)功能。

　?。╞）反饋置數(shù)法（或稱反饋預(yù)置法）：根據(jù)74LSl6l等通用計(jì)數(shù)器的功能，可將任意狀態(tài)譯碼后反饋到置數(shù)命令端（），并在下一個(gè)脈沖時(shí)給計(jì)數(shù)器并行輸入0000～1111之間的任意一個(gè)狀態(tài)，從而實(shí)現(xiàn)任意計(jì)數(shù)方法的N進(jìn)制計(jì)數(shù)器。例如當(dāng)計(jì)數(shù)器計(jì)到1001時(shí)發(fā)出反饋信號(hào)給，下一個(gè)脈沖將計(jì)數(shù)器置成0100，于是計(jì)數(shù)器便成為六進(jìn)制計(jì)數(shù)器，其狀態(tài)由0100到1001循環(huán)變化。這種方法稱反饋預(yù)置法。