數(shù)電基礎(chǔ)

時(shí)序邏輯電路會(huì)復(fù)雜很多，強(qiáng)烈推薦mooc上華中科技大學(xué)的數(shù)字電路與邏輯設(shè)計(jì)，是我看過(guò)講得最清楚的數(shù)電課。

前幾節(jié)都是組合邏輯電路，即輸出只與當(dāng)前輸入有關(guān)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 組合邏輯最大的缺點(diǎn)就是會(huì)存在 競(jìng)爭(zhēng)冒險(xiǎn) ，使用時(shí)序邏輯就可以極大地避免這種問(wèn)題，從而使系統(tǒng)更加穩(wěn)定。 時(shí)序邏輯電路有記憶的功能，含有存儲(chǔ)電路。 其輸出是輸入及輸出前一個(gè)時(shí)刻的狀態(tài)的函數(shù)。 這里引入了現(xiàn)態(tài)和次態(tài)的概念，現(xiàn)態(tài)是當(dāng)前時(shí)刻的狀態(tài)，表示為Qn，而次態(tài)表示輸入發(fā)生變化后其輸出的狀態(tài) ，表示為Qn+1。 時(shí)序邏輯電路可以分為同步時(shí)序和異步時(shí)序，同步時(shí)序有統(tǒng)一的時(shí)鐘，而異步時(shí)序的觸發(fā)器狀態(tài)的變化不是同一時(shí)間發(fā)生的。

時(shí)序邏輯最基本的單元就是寄存器，寄存器具有存儲(chǔ)功能，一般是由D觸發(fā)器構(gòu)成，由時(shí)鐘脈沖控制，每個(gè)D觸發(fā)器（DFF）能夠存儲(chǔ)一位二進(jìn)制碼。

D觸發(fā)器

D觸發(fā)器是一種最簡(jiǎn)單的觸發(fā)器。 D觸發(fā)器的特點(diǎn)是：在時(shí)鐘上升沿時(shí)，次態(tài)=輸入D，在時(shí)鐘處于高電平或低電平時(shí)，次態(tài)保持不變。 用表格表示：

同步復(fù)位的D觸發(fā)器

當(dāng)時(shí)鐘的上升沿到來(lái)時(shí)，檢測(cè)到按鍵的復(fù)位操作才有效，否則無(wú)效。 clk是時(shí)鐘，rst_n是復(fù)位鍵（低電平有效），在前兩條虛線中，key_in在時(shí)鐘上升沿變?yōu)?，但是led_out不能立刻改變，而是在下一個(gè)時(shí)鐘上升沿時(shí)變?yōu)閗ey_in（Qn+=D)。 key_in的抖動(dòng)也不會(huì)影響到led_out。 注意 ：第五條虛線，sys_rst_n被拉低后led_out沒(méi)有立刻復(fù)位變?yōu)?，而是當(dāng)syc_clk的上升沿到來(lái)的時(shí)候（第六條虛線）led_out才復(fù)位成功，在復(fù)位釋放的時(shí)候也是相同原因（第七條虛線）。

同步復(fù)位的D觸發(fā)器

異步的意思是和工作時(shí)鐘不同步，只要有檢測(cè)到按鍵被按下，就立刻執(zhí)行復(fù)位操作。 第五條虛線，sys_rst_n被拉低后led_out立刻變?yōu)?，沒(méi)有等時(shí)鐘上升沿，復(fù)位釋放時(shí)需要等待時(shí)鐘上升沿才會(huì)為key_in。

同步和異步復(fù)位的D觸發(fā)器區(qū)別只在于復(fù)位時(shí)需不需要等時(shí)鐘上升沿。 他們的共同點(diǎn)是對(duì)于電路中產(chǎn)生的毛刺有著極好的屏蔽作用。

設(shè)計(jì)規(guī)劃

本例中我們的目標(biāo)和（一）中一樣，點(diǎn)亮一個(gè)LED燈。 但是這里使用的D觸發(fā)器，當(dāng)按鍵被按下，key_in=0作為輸入給觸發(fā)器的D端口，然后在時(shí)鐘上升沿時(shí)會(huì)被傳送給輸出led_out=0使LED燈被點(diǎn)亮。

編寫(xiě)代碼

同步復(fù)位的代碼

module flip_flop
(
input wire sys_clk , //系統(tǒng)時(shí)鐘50Mh


input wire sys_rst_n, //全局復(fù)位


 input wire key_in , 


 output reg led_out 
 );
 always@(posedge sys_clk) 
 if(sys_rst_n == 1'b0) 
 led_out <= 1'b0; 
 else
 led_out <= key_in;
 endmodule

同步復(fù)位的特點(diǎn)是，復(fù)位時(shí)要等待上升沿，因此需要在上升沿時(shí)檢測(cè)復(fù)位狀態(tài)，這樣就能保證復(fù)位信號(hào)在上升沿時(shí)才有效。 使用always語(yǔ)句，時(shí)鐘上升沿時(shí)執(zhí)行塊中的判斷語(yǔ)句，當(dāng)復(fù)位信號(hào)為低電平時(shí)，LED燈點(diǎn)亮，否則，將key_in賦給led_out。 （四）中提到**always 時(shí)序邏輯塊中多用非阻塞賦值<=。 **

異步復(fù)位的代碼

module flip_flop
(
input wire sys_clk , //系統(tǒng)時(shí)鐘50Mh
input wire sys_rst_n , //全局復(fù)位
input wire key_in , 
output reg led_out 
);


 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)//sys_rst_n為低電平時(shí)復(fù)位，且是檢測(cè)到sys_rst_n的下
 //降沿時(shí)立刻復(fù)位，不需等待sys_clk的上升沿來(lái)到后再?gòu)?fù)位
 led_out <= 1'b0;
 else
 led_out <= key_in;


 endmodule

異步復(fù)位的特點(diǎn)是，復(fù)位時(shí)不需要等待上升沿。 當(dāng)電路發(fā)生always語(yǔ)句()中的變化時(shí)，執(zhí)行always塊，由于復(fù)位不需要等待上升沿，這里發(fā)生變化的條件就包含時(shí)鐘上升和復(fù)位有效。 當(dāng)時(shí)鐘上升或復(fù)位有效時(shí)，執(zhí)行判斷語(yǔ)句，如果復(fù)位鍵為低電平則LED輸出低電平點(diǎn)亮，否則將key_in的值賦給led_out。

我們采用同步復(fù)位來(lái)演示。 將代碼綜合看RTL視圖

如果復(fù)位鍵為低電平，那么復(fù)位有效，0被傳給觸發(fā)器并輸出，如果復(fù)位鍵為高電平，那么key_in的值被傳給觸發(fā)器并輸出，與我們的設(shè)計(jì)含義一致。

編寫(xiě)testbench

`timescale 1ns/1ns
module tb_flip_flop();
reg sys_clk ;
reg sys_rst_n ;
reg key_in ;
wire led_out ;


 //初始化系統(tǒng)時(shí)鐘、全局復(fù)位和輸入信號(hào)
 initial begin
 sys_clk = 1'b1; 
 sys_rst_n <= 1'b0; 
 key_in <= 1'b0; 
 #20
 sys_rst_n <= 1'b1; //初始化20ns后，復(fù)位釋放
 #210
 sys_rst_n <= 1'b0; //為了觀察同步復(fù)位和異步復(fù)位的區(qū)別
 sys_rst_n <= 1'b1; //復(fù)位40ns后再次讓復(fù)位釋放掉
 end


 //sys_clk:模擬系統(tǒng)時(shí)鐘，每10ns電平翻轉(zhuǎn)一次，周期為20ns，頻率為50MHz
 always #10 sys_clk = ~sys_clk; 
 always #20 key_in <= {$random} % 2; 


 //------------------------------------------------------------
 initial begin
 $timeformat(-9, 0, "ns", 6);
 $monitor("@time %t: key_in=%b led_out=%b", $time, key_in, led_out);
 end
 //------------------------------------------------------------


 //------------------flip_flop_inst-------------------
 flip_flop flip_flop_inst
 (
 .sys_clk (sys_clk ), //input sys_clk
 .sys_rst_n (sys_rst_n ), //input sys_rst_n
 .key_in (key_in ), //input key_in
 .led_out (led_out ) //output led_out
 );


 endmodule

初始化：initial 塊中時(shí)鐘信號(hào)用阻塞賦值=，其他信號(hào)用非阻塞賦值。 初始時(shí)時(shí)鐘為高電平，復(fù)位為低電平，key_in無(wú)所謂，此時(shí)輸出不能確定。 延時(shí)20ns后復(fù)位釋放，再延時(shí)210ns后再次復(fù)位， 這么做的目的是：由于時(shí)鐘周期是20ns（后面的代碼可以看出來(lái)），在時(shí)鐘下降沿復(fù)位可以觀察同步復(fù)位和異步復(fù)位的變化。 同步復(fù)位要等時(shí)鐘上升沿才變化，異步復(fù)位是即刻復(fù)位。 再延時(shí)40ns后再次復(fù)位釋放。

模擬時(shí)鐘：每隔10ns翻轉(zhuǎn)一次，周期為20ns。 模擬按鍵輸入：每隔20ns產(chǎn)生一個(gè)0或1的隨機(jī)數(shù)。 時(shí)間間隔應(yīng)該小于等于時(shí)鐘周期，否則會(huì)產(chǎn)生毛刺。

打印和實(shí)例化與之前的沒(méi)有區(qū)別。

對(duì)比波形

同步復(fù)位電路：最開(kāi)始的輸出不確定，20ns-210ns間，Qn+1=D，發(fā)現(xiàn)輸出與上一時(shí)刻的輸入相同，這是D觸發(fā)器的特征，210ns時(shí)復(fù)位有效，但是同步復(fù)位要等下一個(gè)時(shí)鐘上升沿，輸出才會(huì)為0。 250ns復(fù)位釋放，等到時(shí)鐘上升沿260ns之后，輸出才變?yōu)樯弦粫r(shí)刻的輸入。

觀察一下異步復(fù)位

分配管腳

不同開(kāi)發(fā)板的管腳設(shè)置不同，需要看用戶手冊(cè)的介紹。 這里時(shí)鐘周期是20ns，也就是50MHz的時(shí)鐘晶振，選擇E1管腳。

全編譯后上板驗(yàn)證

用的異步復(fù)位，S0為key_in，S1為復(fù)位，LED0是輸出。 當(dāng)key_in不按時(shí)為高電平，燈也為高電平熄滅，當(dāng)復(fù)位鍵按下時(shí)，即刻復(fù)位燈亮。 當(dāng)key_in按下去時(shí)為低電平燈亮。