時序邏輯電路實例解析

一、觸發器
1、電位觸發方式觸發器

功能表

控制信號: E

數據信號: D
Q0 表示上一次的狀態

2、邊沿觸發方式觸發器 功 能 表

CP: 時鐘脈沖
D: 數據信號

3.主-從觸發方式觸發器
主從R-S觸發器

功能表:

R D	S D	CP	S	R		Q	Q
0	1	╳	╳	╳	0	1
1	0	╳	╳	╳	1	0
0	0	╳	╳	╳	不 定
1	1		0	0	不 定
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	不 定

CP:控制時鐘
特點：由兩個R-S型電位觸發器級聯而成。CP高電位時主觸發器接收數據，從觸發器保持原態；CP低電位時從觸發器接收主觸發器的數據，主觸發器保持原態。


功能表:

CP:控制時鐘
特點：CP高電位時主觸發器接收數據，在CP負跳變來到時從觸發器接收主觸發器的數據。
主從J-K觸發器的功能：
1.當J=0,K=1時，不論Q、Q原來是什么狀態，CP上升沿到來時使主觸發器置0，待CP下降沿到來時使Q=0，Q=1。
2.當J=1,K=0時，不論Q、Q原來是什么狀態，CP上升沿到來時使主觸發器置1，待CP下降沿到來時使Q=1，Q=0。
3.當J=0,K=0時，主、從觸發器狀態不變。
4.當J=1,K=1時，觸發器狀態翻轉。
主從J-K觸發器存在的問題：
在CP=1時，J、K端數據若發生變化，就有可能觸發器輸出不正確的情況。
例如：原Q=0, Q =1,CP=1時J從0 ---> 1 ---> 0，K從1 ---> 0 ---> 1,主觸發器Q′從0 ---> 1，
Q′ 從1 ---> 0，并保持1與0狀態，在CP負跳變沿
到來時從觸發器接受主觸發器的1、0狀態而不是正確的J=0、K=1的數據端狀態。因
此，在CP=1期間， J、K
端數據不宜發生變化且CP應以窄正脈沖，寬負脈沖為宜。
二、寄存器和移位寄存器
1、寄存器： 是由若干觸發器和控制門組成的邏輯電路，其功能是暫存數據或指令。
如下圖，由4個正沿觸發的D觸發器組成的4D寄存器。

功能：
RD=0時各觸發器均置0
RD=1時CP正跳變沿到來各觸發器Q=D

4D寄存器
2、移位寄存器
（1）右移寄存器

串行輸入的移位寄存器
特點：寄存器由4位正沿D觸發器組成,寄存器中低位觸發器的輸出作為高位的輸入,
每來一個CP寄存器中的數右移一位
（2）雙向并具有左移、右移、并行輸入及保持功能的寄存器
主要由下列四通道選一數據選擇器根據S0S1的控制來決定。

（3）分頻器
S0S1=00時并行接受數據

S0S1=01時進行右移操作

（4）移位器的其它應用
循環碼計數器：將移位寄存器最高位輸出的反碼送到最低位串行輸入端

4位循環碼計數器

波 形 圖

這實際上是一個8除法器

環形計數器：將移位寄存器最高位輸出送到最低位串行輸入端，特點是計
數器的輸出中只有一個“0”，其余均為“1”。
計數順序

4位環形計數器的連接圖

3、計數器
(1)計數器的分類
同步計數器：各觸發器的時鐘信號是由同一脈沖來提供，因此
是同時翻轉，計數速度較快。
按時鐘作用方式分
異步計數器：高位觸發器的時鐘信號是由低一位觸發器的輸出
來提供，高位觸發器的翻轉有待低位觸發器翻轉后才能進行，
計數速度較慢。

二進制計數器
按計數進位分

十進制計數器
（2）同步十進制集成化計數器
組成：由4個主從J－K觸發器及相應的控制電路組成。（見P30圖1.39）
特點：可清零、計數、保持，還可以預置數
控制信號：L=1時，執行同步計數； L=0時，執行預置數。P=0,T=L=1時，保持觸發器的狀態。
四、時序邏輯電路的開關特性
1.觸發器的開關特性：
邊沿觸發器的傳輸延遲
T PLHCP--> Q : CP到觸發器 Q 端輸出0-->1時的傳輸延遲
T PLHCP-->Q ： CP到觸發器Q端輸出0-->1時的傳輸延遲
T PHLCP--> Q : CP到觸發器 Q 端輸出1-->0時的傳輸延遲
T PHLCP-->Q : CP到觸發器Q端輸出1-->0時的傳輸延遲
電位觸發器的傳輸延遲
T PLHE-->Q, Q : 約定電平E到觸發器輸出0-->1時的傳輸延遲
T PHLE-->Q, Q : 約定電平E到觸發器輸出1-->0時的傳輸延遲
數據建立時間Tsu
Tsu:對于邊沿觸發器或主從觸發器，就是數據比時鐘要早到的最小提前時間；對于電位觸發器，就是數據在約定電平E撤除前建立的最小提前時間。
數據保持時間Th
Th:對于邊沿觸發器或主從觸發器，就是數據在約定時鐘跳變來到后數據還要保持的最小時間；對于電位觸發器，就是數據在約定電平E撤除后保持的最小時間。
直接置0脈沖寬度 tw R D

直接置1脈沖寬度 tw S D

時鐘脈沖的最小寬度 tw CP及最高時鐘工作頻率 t maxCP

對于正沿D觸發器，CP的負脈沖寬度應大于數據建立時間tsu，因為在CP=0期間數據信號置觸發器，而正脈沖寬度則應大于CP到輸出的傳輸延遲。
對于主從結構觸發器， CP的正脈沖寬度應大于tsu，，而CP的負脈沖寬度應大于CP到輸出的傳輸延遲。