色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA中Sobel的簡介與實現(xiàn)

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-07 11:42 ? 次閱讀

一。 Sobel簡介

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對值之和),最后與設定的閾值進行比較,大于的話就賦值為0,小于的話就賦值為255

x方向梯度dx的求法:3*3的圖像矩陣與下面的矩陣在對應位置相乘然后相加

9c1adcec-92eb-11eb-8b86-12bb97331649.png

y方向梯度dy的求法:同上

9c661eb4-92eb-11eb-8b86-12bb97331649.png

二。 代碼實現(xiàn)

這里采用近似計算G = |dx| + |dy|,正負號分開計算,然后用大的數(shù)減去小的數(shù)

reg[10:0] Sobel_px ,Sobel_nx;reg[10:0] Sobel_py ,Sobel_ny;

wire[10:0] Sobel_x;wire[10:0] Sobel_y;

wire[7:0] Sobel_data;

//x方向的梯度assign Sobel_x = (Sobel_px 》 Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);//y方向的梯度assign Sobel_y = (Sobel_py 》 Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);assign Sobel_data = (Sobel_x + Sobel_y 》 ‘d135) ? ’d0 : ‘d255;

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_px 《= ‘d0; Sobel_nx 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_nx 《= data_line_11 + data_line_21 + data_line_21 + data_line_31; Sobel_px 《= data_line_13 + data_line_23 + data_line_23 + data_line_33; end else begin Sobel_nx 《= ’d0; Sobel_px 《= ‘d0; endend

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_py 《= ‘d0; Sobel_ny 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_py 《= data_line_11 + data_line_12 + data_line_12 + data_line_13; Sobel_ny 《= data_line_31 + data_line_32 + data_line_32+ data_line_33; end else begin Sobel_ny 《= ’d0; Sobel_py 《= ‘d0; endend
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21786

    瀏覽量

    605059
  • sobel
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    7919

原文標題:FPGA實現(xiàn)Sobel邊緣檢測

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于FPGA實現(xiàn)圖像直方圖設計

    直方圖統(tǒng)計的原理 直方圖統(tǒng)計從數(shù)學上來說,是對圖像的像素點進行統(tǒng)計。圖像直方圖統(tǒng)計常用于統(tǒng)計灰度圖像,表示圖像各個灰度級出現(xiàn)的次數(shù)或者概率。統(tǒng)計直方圖的實現(xiàn)采用C/C++或者其他高級語言
    的頭像 發(fā)表于 12-24 10:24 ?186次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>圖像直方圖設計

    FPGA驅(qū)動AD芯片之實現(xiàn)與芯片通信

    概述:?利用FPGA實現(xiàn)AD芯片的時序,進一步實現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時序圖的實現(xiàn),掌握時序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?394次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動AD芯片之<b class='flag-5'>實現(xiàn)</b>與芯片通信

    ADS1299 FPGA驅(qū)動,是否成功實現(xiàn)了?應該如何初始化呢?

    關(guān)于FPGA驅(qū)動,是否成功實現(xiàn)了?應該如何初始化呢。急急急!
    發(fā)表于 11-22 09:25

    FPGA浮點四則運算的實現(xiàn)過程

    由于定點的四則運算比較簡單,如加減法只要注意符號擴展,小數(shù)點對齊等問題即可。在本文中,運用在前一節(jié)描述的自定義浮點格式FPGA數(shù)的表示方法(下),完成浮點四則運算的實現(xiàn)過程 1.自
    的頭像 發(fā)表于 11-16 11:19 ?548次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b>浮點四則運算的<b class='flag-5'>實現(xiàn)</b>過程

    基于 DSP5509 進行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件連接電路圖

    以下是基于 DSP5509 進行數(shù)字圖像處理 Sobel 算子邊緣檢測的硬件設計方案: 一、總體架構(gòu) 圖像采集:使用合適的圖像傳感器,如 CMOS 傳感器,通過相應的接口(如 SPI、I2C 等
    發(fā)表于 09-25 15:25

    如何在FPGA實現(xiàn)按鍵消抖

    FPGA(現(xiàn)場可編程門陣列)實現(xiàn)按鍵消抖是一個重要的設計環(huán)節(jié),特別是在處理用戶輸入時,由于物理按鍵的機械特性和電氣特性,按鍵在按下和釋放的瞬間會產(chǎn)生抖動現(xiàn)象,這種抖動可能導致系統(tǒng)錯誤地識別為多次
    的頭像 發(fā)表于 08-19 18:15 ?2162次閱讀

    優(yōu)化 FPGA HLS 設計

    減少錯誤并更容易調(diào)試。然而,經(jīng)常出現(xiàn)的問題是性能權(quán)衡。在高度復雜的 FPGA 設計實現(xiàn)高性能需要手動優(yōu)化 RTL 代碼,而這對于HLS開發(fā)環(huán)境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    如何在FPGA實現(xiàn)隨機數(shù)發(fā)生器

    分享如何在Xilinx Breadboardable Spartan-7 FPGA, CMOD S7實現(xiàn)4位偽隨機數(shù)發(fā)生器(PRNGs)。
    的頭像 發(fā)表于 08-06 11:20 ?745次閱讀
    如何在<b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>實現(xiàn)</b>隨機數(shù)發(fā)生器

    如何在FPGA實現(xiàn)狀態(tài)機

    FPGA(現(xiàn)場可編程門陣列)實現(xiàn)狀態(tài)機是一種常見的做法,用于控制復雜的數(shù)字系統(tǒng)行為。狀態(tài)機能夠根據(jù)當前的輸入和系統(tǒng)狀態(tài),決定下一步的動作和新的狀態(tài)。這里,我們將詳細探討如何在FPGA
    的頭像 發(fā)表于 07-18 15:57 ?693次閱讀

    FPGA設計經(jīng)驗之圖像處理

    系列:基于 FPGA 的圖像邊緣檢測系統(tǒng)設計(sobel算法) FPGA設計 Verilog HDL實現(xiàn)基本的圖像濾波處理仿真 需
    發(fā)表于 06-12 16:26

    基于FPGA的實時邊緣檢測系統(tǒng)設計,Sobel圖像邊緣檢測,FPGA圖像處理

    運行時, FPGA 并行運算平臺首先完成對攝像頭的初始化和寄存器配置,配置完成之后讀取實時的圖像數(shù)據(jù)存入 SDRAM 存儲器,在 FPGA 芯片內(nèi)部并行實現(xiàn)圖像處理算法,對從 SDR
    發(fā)表于 05-24 07:45

    算法系列:基于 FPGA 的圖像邊緣檢測系統(tǒng)設計(sobel算法)

    post_y_data_r<=16\'hffff; end 六、圖片的顯示 本來是想用 VGA 來顯示圖片的,由于條件的限制沒能實現(xiàn),最終只能將處理完的數(shù)據(jù)輸出保存在 .txt 文件,然后借助網(wǎng)頁進行
    發(fā)表于 03-26 16:40

    請問MCSDK關(guān)于過流保護的設置是怎么實現(xiàn)的呢?

    在ihm07m1電機功率板上,沒有找到關(guān)于過流保護觸發(fā)定時器BKIN的硬件電路??? 請問MCSDK關(guān)于過流保護的設置是怎么實現(xiàn)的呢?
    發(fā)表于 03-22 08:21

    高云FPGA簡介

    高云是一家專業(yè)從事現(xiàn)場可編程邏輯器件(FPGA)研發(fā)與設計的國產(chǎn)FPGA高科技公司,致力于向客戶提供從芯片、EDA開發(fā)軟件、IP、開發(fā)板到整體系統(tǒng)解決方案的一站式服務。高云半導體在FPGA芯片架構(gòu)
    發(fā)表于 01-28 17:35

    FPGA實現(xiàn)原理

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)是一種特殊的集成電路,其內(nèi)部結(jié)構(gòu)由大量的可配置邏輯塊和互連線組成。FPGA可以通過編程來實現(xiàn)各種數(shù)字系統(tǒng)功能
    發(fā)表于 01-26 10:03
    主站蜘蛛池模板: 青青久| 久久人妻无码毛片A片麻豆| 亚洲精品免费在线视频| 你的欲梦裸身在线播放| 国内精品视频久久久久免费| 9国产露脸精品国产麻豆| 亚洲无线观看国产| 天津相声广播在线收听| 女教师の诱惑| 久久热在线视频精品| 国产亚洲精品久久久久久禁果TV| 别插我B嗯啊视频免费| 97人妻AV天天澡夜夜爽| 亚洲人成77777| 无遮18禁在线永久免费观看挡| 欧美日韩一区在线观看| 久久综合色超碰人人| 国产永久免费高清在线观看| 俄罗斯12x13x处| vivoe另类| 99精品在线免费| 最近中文字幕2018MV高清在线| 亚洲热在线视频| 亚洲不卡视频在线| 思思99热久久精品在线6| 欧美一区二区VA毛片视频| 么公在浴室了我的奶| 久久热国产在线视频| 久久er99热精品一区二区| 国产亚洲精品在线视频| 国产老师开裆丝袜喷水漫画| 国产精品久久久久久久久久免费| 港台三级大全| 国产AV国片精品无套内谢无码| 菠萝视频高清版在线观看| XXX老姥群交| www.青青草原| xxxxx中国明星18| 成人午夜精品无码区久久漫画日本| a色毛片免费视频| 99久久伊人一区二区yy5o99|