一、高速ADC

1.背景知識

隨著計算機技術、通信技術和微電子技術的高速發展，大大促進了ADC技術的發展，ADC作為模擬量與數據量接口的關鍵部件，廣泛應用于各領域，在信息技術中起著重要作用。ADC同計算機一樣，經歷了低速到高速的發展過程。ADC的低速（轉換時間大于300uS ）結構有積分型、斜坡型、跟蹤型;ADC的中速（轉換時間在1uS-300uS ）結構有逐次逼近型;ADC的高速（轉換時間小于1uS）結構有閃爍型、分區式以及高分辨率結構的∑-△型。這些不同的結構滿足了實際應用的廣泛性和多樣性的需求，其中高速ADC已成為決定諸如雷達、通信、電子對抗、航天航空、導彈、測控、地展、醫療、儀器儀表、圖像、高性能控制器及數字通信系統等現代化電子設備性能的重要環節。

2.基本原理

目前的高速ADC主要采用了以下兩種結構形式。一種是全并行結構，也叫Flash結構。這種結構的ADC至少有2“-1個比較器，例如，一個八位ADC就至少有255個比較器。當ADC分辨率增加時，不僅電路體積龐大，而且功耗猛增，也易出現“火花碼’，，因而一般用于分辨率較低的ADC，如六位、八位ADC.另一 種 結 構形式稱為分區式結構或折疊式結構，如兩步法、多步法。其電路結構主要包含了S/H（或T/H）放大器、Flash A/D轉換器、時標電路及數字誤差校正電路等。分區式結構ADC克服了純Flash結構ADC隨著分辨率增加，電路體積龐大、功耗猛增的缺點但又帶來另一個問題，即差分放大器和其中與第二次轉換處理輸入電壓有關的電路引入的誤差，這些誤差將超過轉換器允許的誤差，因此必須引入數字誤差校正。

當前又有一種名為“流水線”的結構，它也是基于Flash結構的多步轉換結構（分區式），它是SAR和Flash兩種相結合的一種結構。這種結構實際上是犧牲ADC的速度來換取精度，因此適于較高精度的高速ADC.

二、流水線ADC結構

下圖為12位流水線ADC的結構圖。輸入Vin首先被采樣/保持（S&H）電路所采樣，同時第一級的閃速ADC把它量化為3位，此3位輸出送給一3位的DAC（具有12位精度），輸入信號減去此DAC的輸出，放大4倍送給下一級（第二級），繼續重復上述過程，每級提供3位，直到最后一級4位閃速ADC。對應某一次采樣，由于每級在不同的時間得到變換結果，因此在進行數字誤差校正前用移位寄存器對各級的結果先按時間對準。注意只要某一級完成了某一采樣的變換，得到結果并把差值送給下一級，它就可以處理下一個采樣。因此流水線操作提高了處理能力。

1. 延遲時間

由于每個采樣必須通過整個流水線才能得到數字誤差校正所需的各個位，因此流水線ADC有數據延遲。在圖1的例子中，大約要延時3個周期（見下圖）。

2. 數字誤差校正

大多數現代流水線ADC采用“數字誤差校正”技術來大大降低對閃速ADC（即內部的每個比較器）的精度要求。3位的差值輸出其動態范圍是輸入信號Vin的1/8，然而隨后的增益只有4，因此給第二級的輸入只有第二級ADC 3位范圍的一半（在第一級的3位變換沒有誤差的情況下）。

如果第一級的3位閃速ADC的某一個比較器有很大的失調，同時輸入電壓又正處于此比較點上，那么就會產生不正確3位碼和不正確的3位DAC輸出，此時產生了不同的差值。可以證明，只要放大后的差值沒有超出后續的3位ADC的范圍，以后產生的LSB碼加上前面不正確的3位MSB碼同樣能產生正確的ADC結果。實際上，四級流水線中的第一級3位閃速ADC只需4位的精度。數字誤差校正不能修正最后4位閃速轉換器產生的誤差。但是，這里產生的任何誤差要除以前面的累積增益（44），因此只要求最后一級的精度大于4位。

在本節第一張圖的例子種，雖然每級產生3位，但由于級間的增益是4，每級（第一級至第四級）的有效分辨率為2位。額外的位只是用于使尾數減半，使下一級3位ADC有額外的范圍進行數字校正。這種方法被稱之為級間“1位重疊”。因此整個ADC的有效位數是2+2+2+2+4=12位。

3. 元件精度

數字校正不能修正每個DAC和增益放大器的增益和線性特性。特別是前端的采樣保持電路，DAC需要12位的精度。但是隨后各級的元件只需較低的精度（如，第二級10位精度，第三級8位，等等），因為他們的誤差要除以前面的級間增益。通常利用這一事實把流水線逐級做小來進一步降低功耗。

在大多數采用CMOS和BiCMOS技術的流水線ADC中，采樣/保持、DAC、加法器和增益放大器通常用乘法DAC（MDAC）的單開關電容電路來實現。限制MDAC精度的主要因素是內在的電容不匹配。純雙極型實現方法更加復雜，主要受電流源DAC和級間增益放大器中電阻不匹配影響。通常12位或更高精度都需要阻容修正和數字校正，特別是第一級。

4. 數字標定

MAX1200/MAX1201/MAX1205系列（16位1Msps、14位1Msps和2Msps ADC）采用數字標定來保證其優越的精度和動態性能。MAX1200系列是CMOS流水線ADC，它由四級4位（其中一位重疊）和最后的5位閃速ADC構成，總位數是3+3+3+3+5=17位（參見圖3）。額外的1到3位是數字標定用來量化誤差項來達到更高的精度，舍掉它們后，最后得到14位或16位的精度。

標定從第三級的MDAC開始。第三級以上的MDAC誤差已經足夠小，不必標定。第三級的輸出經剩余的流水線ADC數字化后，誤差項存入片內的RAM中，第三級標定后，就可以用同樣的方式由第三級來標定第二級，同樣，第二級標定后，再標定第一級。為了使標定免受噪聲的影響，采用取平均的方法（特別是第一和第二級的MDAC）。在正常轉換期間，從RAM中取出標定的誤差項來調整數字誤差校正后的輸出結果。

責任編輯人：CC