點擊上方藍字關(guān)注我們

低采樣速率ADC仍然采用逐次逼近（SAR）、積分型結(jié)構(gòu)以及最近推出的過采樣ΣΔADC，而高采樣速率（幾百MSPS以上）大多用閃速ADC及其各種變型電路。然而，最近幾年各種各樣的流水線ADC已經(jīng)在速度、分辨率、動態(tài)性能和功耗方面有了很大的提高。對于幾Msps到100Msps的8位高速和16位低速模數(shù)轉(zhuǎn)換器（ADC），流水線已經(jīng)成為最流行的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，它可以涵蓋很廣的應(yīng)用范圍，包括CCD成像、超聲成像、數(shù)字接收、基站、數(shù)字視頻（如HDTV）、xDSL、線纜調(diào)制解調(diào)器以及快速以太網(wǎng)。本文介紹了流水線ADC的內(nèi)部結(jié)構(gòu)和工作原理。
一、流水線ADC結(jié)構(gòu)
圖1為12位流水線ADC的結(jié)構(gòu)圖。輸入Vin首先被采樣/保持（S&H）電路所采樣，同時第一級的閃速ADC把它量化為3位，此3位輸出送給一3位的DAC（具有12位精度），輸入信號減去此DAC的輸出，放大4倍送給下一級（第二級），繼續(xù)重復(fù)上述過程，每級提供3位，直到最后一級4位閃速ADC。對應(yīng)某一次采樣，由于每級在不同的時間得到變換結(jié)果，因此在進行數(shù)字誤差校正前用移位寄存器對各級的結(jié)果先按時間對準(zhǔn)。注意只要某一級完成了某一采樣的變換，得到結(jié)果并把差值送給下一級，它就可以處理下一個采樣。因此流水線操作提高了處理能力。

1. 延遲時間
由于每個采樣必須通過整個流水線才能得到數(shù)字誤差校正所需的各個位，因此流水線ADC有數(shù)據(jù)延遲。在圖1的例子中，大約要延時3個周期（見圖2）。

2. 數(shù)字誤差校正
大多數(shù)現(xiàn)代流水線ADC采用“數(shù)字誤差校正”技術(shù)來大大降低對閃速ADC（即內(nèi)部的每個比較器）的精度要求。圖1中，3位的差值輸出其動態(tài)范圍是輸入信號Vin的1/8，然而隨后的增益只有4，因此給第二級的輸入只有第二級ADC 3位范圍的一半（在第一級的3位變換沒有誤差的情況下）。
如果第一級的3位閃速ADC的某一個比較器有很大的失調(diào)，同時輸入電壓又正處于此比較點上，那么就會產(chǎn)生不正確3位碼和不正確的3位DAC輸出，此時產(chǎn)生了不同的差值。可以證明，只要放大后的差值沒有超出后續(xù)的3位ADC的范圍，以后產(chǎn)生的LSB碼加上前面不正確的3位MSB碼同樣能產(chǎn)生正確的ADC結(jié)果。實際上，四級流水線中的第一級3位閃速ADC只需4位的精度。數(shù)字誤差校正不能修正最后4位閃速轉(zhuǎn)換器產(chǎn)生的誤差。但是，這里產(chǎn)生的任何誤差要除以前面的累積增益（44），因此只要求最后一級的精度大于4位。
在圖1的例子中，雖然每級產(chǎn)生3位，但由于級間的增益是4，每級（第一級至第四級）的有效分辨率為2位。額外的位只是用于使尾數(shù)減半，使下一級3位ADC有額外的范圍進行數(shù)字校正。這種方法被稱之為級間“1位重疊”。因此整個ADC的有效位數(shù)是2+2+2+2+4=12位。
3. 元件精度
數(shù)字校正不能修正每個DAC和增益放大器的增益和線性特性。特別是前端的采樣保持電路，DAC需要12位的精度。但是隨后各級的元件只需較低的精度（如，第二級10位精度，第三級8位，等等），因為他們的誤差要除以前面的級間增益。通常利用這一事實把流水線逐級做小來進一步降低功耗。
在大多數(shù)采用CMOS和BiCMOS技術(shù)的流水線ADC中，采樣/保持、DAC、加法器和增益放大器通常用乘法DAC（MDAC）的單開關(guān)電容電路來實現(xiàn)。限制MDAC精度的主要因素是內(nèi)在的電容不匹配。純雙極型實現(xiàn)方法更加復(fù)雜，主要受電流源DAC和級間增益放大器中電阻不匹配影響。通常12位或更高精度都需要阻容修正和數(shù)字校正，特別是第一級。
4. 數(shù)字標(biāo)定
MAX1200/MAX1201/MAX1205系列（16位1Msps、14位1Msps和2Msps ADC）采用數(shù)字標(biāo)定來保證其優(yōu)越的精度和動態(tài)性能。MAX1200系列是CMOS流水線ADC，它由四級4位（其中一位重疊）和最后的5位閃速ADC構(gòu)成，總位數(shù)是3+3+3+3+5=17位（參見圖3）。額外的1到3位是數(shù)字標(biāo)定用來量化誤差項來達到更高的精度，舍掉它們后，最后得到14位或16位的精度。
標(biāo)定從第三級的MDAC開始。第三級以上的MDAC誤差已經(jīng)足夠小，不必標(biāo)定。第三級的輸出經(jīng)剩余的流水線ADC數(shù)字化后，誤差項存入片內(nèi)的RAM中，第三級標(biāo)定后，就可以用同樣的方式由第三級來標(biāo)定第二級，同樣，第二級標(biāo)定后，再標(biāo)定第一級。為了使標(biāo)定免受噪聲的影響，采用取平均的方法（特別是第一和第二級的MDAC）。在正常轉(zhuǎn)換期間，從RAM中取出標(biāo)定的誤差項來調(diào)整數(shù)字誤差校正后的輸出結(jié)果。

二、各種變型電路
從圖1可以看出：根據(jù)每級的分辨率多少、最后閃速ADC的位數(shù)、是否采用數(shù)字標(biāo)定和修正來提高最初幾級的精度可以衍生出各種各樣的流水線ADC。采樣速率和分辨率部分地決定了每級采用的位數(shù)。通常，高速CMOS流水線ADC每級一般用于低位數(shù)（甚至每級只有一位，級間增益只有2），原因是CMOS比較難實現(xiàn)很高增益的寬帶放大器。低采樣速率的CMOS流水線ADC和雙極型流水線ADC（即使采樣速率很高）每級常采用多位數(shù)，這同時也帶來了更小的數(shù)據(jù)延遲。
CMOS MAX1425/MAX1426 （10位10Msps和20Msps）系列使用流行的每級1.5位結(jié)構(gòu)，每級只有1位分辨率和“0.5位重疊”，每級有一個1.5位的閃速ADC（只有2個比較器）。可以證明，利用數(shù)字誤差校準(zhǔn)，可以達到2位閃速ADC和DAC的標(biāo)準(zhǔn)MDAC同樣的效果，這些轉(zhuǎn)換器以20Msps速率采樣10MHz輸入信號時可以達到高達59dB的SNR。
MAX1444/MAX1446/MAX1448/MAX1449系列（10位40/60/80/105Msps）是最新的采用每級1.5位結(jié)構(gòu)的高速甚低功耗10位ADC。它們組合了寬帶低失真采樣保持放大器，在整個奈奎斯特頻率內(nèi)以及高于奈奎斯特頻率內(nèi)保證了卓越的動態(tài)性能。該系列產(chǎn)品可用于數(shù)字接收機中的欠采樣設(shè)計。
三、流水線ADC和其它ADC的比較
1. 與逐次逼近型比較
在逐次逼近（SAR）ADC中，用一個高速高精度比較器將模擬輸入和前一次得到的模數(shù)轉(zhuǎn)換結(jié)果通過DAC后的輸出相比較，依次得到MSB到LSB的每一位，逐漸逼近輸入模擬信號。SAR的這一串行工作方式從本質(zhì)上限制了它的工作速度，最高約為幾Msps左右，對更高的分辨率（14到16位）速度就更低。流水線ADC則不同，它是并行結(jié)構(gòu)，各級同時以逐次方式得到1位或幾位。雖然SAR中只需一個比較器，但是這個比較器必須高速工作（速率約為總位數(shù)×采樣速率），其精度必須與ADC本身一樣高，相反，流水線ADC內(nèi)的比較器則不需要這一速度和精度。
當(dāng)然，流水線ADC通常比相同位數(shù)的SAR占據(jù)更多的硅片面積。SAR只需一周期的延遲時間（=1/Fsample）就得到結(jié)果，而流水線ADC需要3或更多周期的延遲。與流水線ADC一樣，12位精度以上的SAR也需要某些形式的校正和標(biāo)定。
2. 與閃速型比較
盡管流水線ADC是并行機制，但它還需要DAC的精密轉(zhuǎn)換和級間增益放大，因此存在建立時間問題。純閃速型ADC不同，它有大量的比較器，每個比較器由寬帶，低增益前置放大和鎖存器構(gòu)成。該前置放大器不像流水線ADC中的放大器，它只需提供增益，不需要線性和精度，只是比較器的觸發(fā)點要很精確。因此流水線ADC速度根本比不上設(shè)計得很好的閃速型ADC.
雖然超高速8位閃速ADC（及各種合并/插值變體）的采樣速率高達1.5Gsps（比如MAX104/MAX106/MAX108），但是很難找到10位的閃速ADC，特別是12位及高于12位的ADC還沒有商用化。這是因為閃速ADC分辨率每增加1位，比較器數(shù)量就增加1倍，同時每個比較器的精度必須增加1倍。流水線ADC則不同，它的復(fù)雜性隨分辨率線性增加，不是指數(shù)增加。
在相同的采樣速率下，流水線ADC比閃速ADC消耗功率少得多。流水線ADC不易受比較器亞穩(wěn)態(tài)的影響。閃速ADC中的比較器亞穩(wěn)態(tài)會導(dǎo)致火花碼錯誤（即ADC輸出不可預(yù)測、不穩(wěn)定結(jié)果的情況）。
3. 與Σ-Δ型比較
過采樣/Σ-Δ型ADC多用于帶寬限于22KHz以內(nèi)的數(shù)字音響中。但是最近一些Σ-Δ型轉(zhuǎn)換器已經(jīng)在12到16位的分辨率下達到了1至2MHz的帶寬。它們通常是高階的Σ-Δ調(diào)制器（比如4階或更高），同一個多位的ADC和多位的DAC一起工作，主要應(yīng)用于ADSL。Σ-Δ型轉(zhuǎn)換器無需校正/標(biāo)定，即使是16到18位分辨率，也不需要模擬輸入前的陡峭滾降的抗混疊濾波器，因為它的采樣頻率遠遠高于有效帶寬，它由后端的數(shù)字濾波器來處理混疊問題。Σ-Δ型轉(zhuǎn)換器的過采樣本質(zhì)還把模擬輸入中的任何系統(tǒng)噪聲“平均濾除”。
但是Σ-Δ型轉(zhuǎn)換器是以犧牲速度換取分辨率的。每輸出一次采樣結(jié)果都需要對輸入采樣很多次（比如至少16次，甚至更多），這就需要Σ-Δ調(diào)制器中模擬元件的工作速率要比最終數(shù)據(jù)輸出速率快很多。數(shù)字濾波器的設(shè)計比較繁瑣，另外，它也占據(jù)了一些硅片面積。目前，最快的高分辨率Σ-Δ型轉(zhuǎn)換器還達不到幾MHz的帶寬。像流水線ADC一樣，Σ-Δ型轉(zhuǎn)換器也有延遲。
四、結(jié)論
流水線ADC結(jié)構(gòu)適合于幾Msps到100Msps采樣速率，其復(fù)雜性隨分辨率的增加只是線性（而不是指數(shù)）增加，具有高速、高精度和低功耗特性，適用于各種場合，特別是數(shù)字通訊領(lǐng)域，在這些領(lǐng)域中轉(zhuǎn)換器的動態(tài)性能經(jīng)常比微分非線性（DNL）和積分非線性等傳統(tǒng)的ADC特性更重要。在大多數(shù)的應(yīng)用中，流水線ADC的數(shù)據(jù)延遲都無關(guān)緊要。
MAXIM一直致力于發(fā)展新型轉(zhuǎn)換器來增強其流水線ADC業(yè)務(wù)，包括馬上就要公布的高性能的12位20/40/60Msps轉(zhuǎn)換器MAX1420/MAX1421/MAX1422。MAXIM的流水線ADC使整個MAXIM的ADC系列更加豐富和完整。

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群，這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧！