完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:26570次 帖子:90個
模塊化設(shè)計是FPGA設(shè)計中一個很重要的技巧,它能夠使一個大型設(shè)計的分工協(xié)作、仿真測試更加容易,代碼維護(hù)或升級也更加便利。
2023-10-07 標(biāo)簽:FPGA設(shè)計CLK 1571 0
存儲器是FPGA設(shè)計中的常用單元,對存儲器的操作,最基礎(chǔ)的就是讀寫操作,還有一種就是讀改寫操作,即先讀出存儲器中的數(shù)據(jù),對其進(jìn)行修改后,再寫入存儲器。這...
2023-09-28 標(biāo)簽:fpgaFPGA設(shè)計存儲器 2612 0
成為一名說得過去的FPGA設(shè)計者,需要練好5項基本功:仿真、綜合、時序分析、調(diào)試、驗證。
2023-09-28 標(biāo)簽:fpgaFPGA設(shè)計仿真 918 0
FPGA項目開發(fā)的過程中,需要完成設(shè)計代碼開發(fā)、驗證環(huán)境搭建、仿真分析、板級驗證等操作,在這個過程中,許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽:fpgaFPGA設(shè)計仿真 1412 0
在FPGA邏輯電路設(shè)計中,F(xiàn)PGA設(shè)計能達(dá)到的最高性能往往由以下因素決定。
2023-09-26 標(biāo)簽:fpga邏輯電路FPGA設(shè)計 1850 0
最近出現(xiàn)的 FPGA設(shè)計工具和 IP有效減少了計算占用的資源,大大簡化了浮點數(shù)據(jù)通路的實現(xiàn)。而且,與數(shù)字信號處理器不同
2023-09-25 標(biāo)簽:dspFPGA設(shè)計乘法器 841 0
求一種基于FPGA時間數(shù)字轉(zhuǎn)換(TDC)設(shè)計方案
時間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路,它將連續(xù)的時間信號轉(zhuǎn)換為數(shù)字信號,從而實現(xiàn)時間測量的數(shù)字化。
2023-09-22 標(biāo)簽:fpgaFPGA設(shè)計寄存器 3993 0
BGA扇出是EDA工程師的一項基本功,在布局完成后,先將BGA的Ball進(jìn)行打孔扇出,然后分層和4個方向?qū)GA內(nèi)部信號線引出到外部空間
2023-09-22 標(biāo)簽:PCB板FPGA設(shè)計BGA封裝 5352 0
如何實現(xiàn)一種基于FPGA全數(shù)字高碼率QPSK調(diào)制設(shè)計?
調(diào)制信號的符號速率達(dá)到500Mbps,根據(jù)奈奎斯特采樣定理,DA的采樣頻率采用2Gbps。
2023-09-22 標(biāo)簽:濾波器FPGA設(shè)計調(diào)制解調(diào)器 2208 0
基于單光子探測的時間相關(guān)計數(shù)TCSPC設(shè)計實現(xiàn)
TCSPC時間相關(guān)單光子計數(shù)技術(shù)是一種成熟且通用的單光子計數(shù)技術(shù),是一種功能強(qiáng)大的分析方法,目前廣泛應(yīng)用于熒光壽命測量、時間分辨光譜、熒光壽命成像、飛行...
2023-09-22 標(biāo)簽:FPGA設(shè)計存儲器數(shù)字轉(zhuǎn)換器 6962 3
在本文中,我們將簡要介紹不同類型的濾波器,然后學(xué)習(xí)如何實現(xiàn)移動平均濾波器并使用CIC架構(gòu)對其進(jìn)行優(yōu)化。
2023-10-02 標(biāo)簽:FPGA設(shè)計低通濾波器加法器 2893 0
Mojo v3 FPGA板與16x2 LCD模塊是如何進(jìn)行連接的呢?
在本教程中,我們將使用Verilog HDL設(shè)計一個數(shù)字電路,該電路與基于HD44780 LCD控制器/驅(qū)動芯片的通用LCD模塊連接。Mojo V3 F...
2023-09-20 標(biāo)簽:FPGA設(shè)計LCD控制器多路復(fù)用器 970 0
怎樣使用Verilator進(jìn)行Verilog Lint呢?
FPGA設(shè)計是無情的,所以我們需要利用能獲得的任何軟件進(jìn)行檢查
2023-09-20 標(biāo)簽:FPGA設(shè)計仿真器SDL 1992 0
說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 標(biāo)簽:fpgaFPGA設(shè)計信號 1948 0
時序邏輯電路的特點是輸出信號不僅與電路的輸入有關(guān),還與電路原來的狀態(tài)有關(guān)。
2023-09-17 標(biāo)簽:FPGA設(shè)計反相器D觸發(fā)器 3249 0
Vivado設(shè)計主界面,它的左邊是設(shè)計流程導(dǎo)航窗口,是按照FPGA的設(shè)計流程設(shè)置的,只要按照導(dǎo)航窗口一項一項往下進(jìn)行,就會完成從設(shè)計輸入到最后下載到開發(fā)...
2023-09-17 標(biāo)簽:FPGA設(shè)計寄存器TCL 3125 0
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境,它強(qiáng)調(diào)系統(tǒng)級的設(shè)計思想及以IP為核心的設(shè)計理念,突出IP核在數(shù)字系統(tǒng)設(shè)計中的作用。
2023-09-17 標(biāo)簽:FPGA設(shè)計寄存器C語言 2149 0
在ASIC/FPGA項目中,我們會用到很多IP,其中有很多IP存在內(nèi)部控制信號以及內(nèi)部狀態(tài)信號。
2023-09-15 標(biāo)簽:fpga控制器FPGA設(shè)計 1400 0
命令set_multicycle_path常用來約束放松路徑的約束。通常情況下,這種路徑具有一個典型的特征:數(shù)據(jù)多個周期翻轉(zhuǎn)一次,如下圖所示。因此,我們...
2023-09-14 標(biāo)簽:fpgaFPGA設(shè)計命令 1048 0
確定算法:首先,你需要確保要移植的C語言算法是合適的。FPGA適合并行計算和高度可定制的應(yīng)用。因此,你需要選擇一個適合FPGA實現(xiàn)的算法。
2023-09-12 標(biāo)簽:FPGA設(shè)計VHDL語言C語言 2064 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |