關(guān)鍵路徑通常是指同步邏輯電路中，組合邏輯時(shí)延最大的路徑 （這里我認(rèn)為還需要加上布線的延遲），也就是說(shuō)關(guān)鍵路徑是對(duì)設(shè)計(jì)性能起決定性影響的時(shí)序路徑。

對(duì)關(guān)鍵路徑進(jìn)行時(shí)序優(yōu)化，可以直接提高設(shè)計(jì)性能。對(duì)同步邏輯來(lái)說(shuō)，常用的時(shí)序優(yōu)化方法包括** Pipeline 、 Retiming 、邏輯復(fù)制、加法 / **乘法樹(shù)、關(guān)鍵信號(hào)后移、消除優(yōu)先級(jí)****等解決。

靜態(tài)時(shí)序分析能夠找出邏輯電路的關(guān)鍵路徑。通過(guò)查看靜態(tài)時(shí)序分析報(bào)告，可以確定關(guān)鍵路徑。在Vivado工具中，可以通過(guò)report_timing_summary 等來(lái)查看，如下圖所示， WNS （ Worst Nagative Slack ）對(duì)應(yīng)最大延遲分析的所有時(shí)序路徑的最差裕量（ Setup ） ，顯示的Slack為時(shí)序裕量，Levels為該條路徑上源邏輯驅(qū)動(dòng)的級(jí)數(shù)，HignFanout為高扇出的值，源和目的，總的延時(shí)=邏輯延時(shí)+布線延時(shí)，這里，使用100MHz的時(shí)鐘，對(duì)應(yīng)周期10ns，邏輯延時(shí)最大0.535ns，布線延時(shí)1.950ns。

1. 組合邏輯中插入寄存器（插入流水線）

組合邏輯的延時(shí)過(guò)長(zhǎng)，就會(huì)成為關(guān)鍵路徑，這時(shí)可以考慮 在該路徑上插入額外的寄存器 ，這種方法也稱為插入流水線，多用于高度流水的設(shè)計(jì)中，因?yàn)檫@種設(shè)計(jì)中 額外插入寄存器增加的時(shí)鐘周期延時(shí)并不會(huì)違反整個(gè)設(shè)計(jì)的規(guī)范要求，從而不會(huì)影響設(shè)計(jì)的總體功能性實(shí)現(xiàn) ，也 即額外插入的寄存器在保持吞吐量不變的情況下改善了設(shè)計(jì)的時(shí)序性能 。當(dāng)然，其不可避免地會(huì)帶來(lái)部分面積的增加，如圖6-11所示。

在插入寄存器時(shí)，要在組合邏輯中選擇合適的位置進(jìn)行插入，使得插入寄存器后被分割出的幾塊小的組合邏輯延時(shí)基本一致，也相當(dāng)于下圖所示的先加入寄存器，再對(duì)寄存器進(jìn)行重定時(shí) Retiming 。

2. 寄存器平衡（重定時(shí)Retiming）

在不增加寄存器個(gè)數(shù)的前提下，通過(guò)改變寄存器的位置來(lái)優(yōu)化關(guān)鍵路徑 ，可以 對(duì)比和流水線插入寄存器的不同 。

3. 操作符平衡（加法樹(shù)、乘法樹(shù)）

平衡前，a和b均經(jīng)過(guò)3個(gè)乘法器帶來(lái)的延時(shí)，c經(jīng)歷2個(gè)，d經(jīng)歷1個(gè)，最長(zhǎng)延時(shí)為3個(gè)乘法器延時(shí)。平衡后，樹(shù)形結(jié)構(gòu)，a、b、c、d均經(jīng)歷2個(gè)乘法器延時(shí)，最長(zhǎng)延時(shí)為2個(gè)乘法器延時(shí)。

4. 消除代碼優(yōu)先級(jí)（case代替if…else）

本身確實(shí)不需要優(yōu)先級(jí)的地方，可以使用case代替if…else ，使得順序執(zhí)行的語(yǔ)句編程并行執(zhí)行。如果確實(shí)有優(yōu)先級(jí)兵，則不能這樣做。這種消除代碼中的優(yōu)先級(jí)的策略也稱為代碼結(jié)構(gòu)平坦化技術(shù)，主要針對(duì)那些帶優(yōu)先級(jí)的編碼結(jié)構(gòu)。

5. 邏輯復(fù)制

當(dāng)某個(gè)信號(hào)的扇出fanout比較大時(shí)，會(huì)造成該信號(hào)到各個(gè)目的邏輯節(jié)點(diǎn)的路徑變得過(guò)長(zhǎng)，從而成為設(shè)計(jì)中的關(guān)鍵路徑，此時(shí)可以通過(guò)對(duì)該信號(hào)進(jìn)行復(fù)制來(lái)降低扇出。高扇出的危害是大大增加了布局布線的難度，這樣其扇出的節(jié)點(diǎn)也就無(wú)法被布局得彼此靠近，所以就導(dǎo)致了布線長(zhǎng)度過(guò)大的問(wèn)題。

6. 關(guān)鍵信號(hào)后移

關(guān)鍵輸入應(yīng)該在邏輯最后一級(jí)提供，其中關(guān)鍵輸入為芯片、Slice、或者LUT提供的時(shí)延最大的輸入，比如在if…else if…鏈中，將關(guān)鍵信號(hào)放在第一級(jí)。