基于Vivado下怎么找到關鍵路徑？
什么是關鍵路徑？
關鍵路徑分為兩類：一類是時序違例的路徑，主要是建立時間違例；
另一類是時序沒有違例，但邏輯級數(shù)較高的路徑。當然，第一類路徑中可能會包含第二類路徑。
對于第一類路徑，其違例的原因無外乎邏輯延遲太大、線延遲太大或者時鐘Skew太大等。可以根據(jù)具體原因對癥下藥。對于第二類路徑，其“副作用”比較明顯：
工具犧牲了其他路徑換取了這類路徑的收斂，最終我們可能會看到時序違例的路徑反倒是那些邏輯級數(shù)很低甚至為0的路徑，而這類路徑通常已經沒有什么優(yōu)化空間了。此時，要實現(xiàn)整個設計的時序收斂就變得捉襟見肘了。
因此，在設計早期找到這類路徑至關重要。
編輯：jq
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
時鐘
+關注
關注
11文章
1746瀏覽量
131685 -
路徑
+關注
關注
0文章
50瀏覽量
12502
原文標題：Vivado下如何找關鍵路徑？
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術驛站】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
Vivado Design Suite用戶指南:邏輯仿真
電子發(fā)燒友網站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
發(fā)表于 01-15 15:25
?0次下載
Xilinx_Vivado_SDK的安裝教程
I Agree，然后點擊 Next： 選擇 Vivado HL System Edition（一般選擇這個設計套件比較完整，它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
每次Vivado編譯的結果都一樣嗎
很多FPGA工程師都有這種困惑，Vivado每次編譯的結果都一樣嗎？ 在AMD官網上，有這樣一個帖子： Are Vivado results repeatable for identical
多臺倉儲AGV協(xié)作全局路徑規(guī)劃算法的研究
多AGV動態(tài)路徑規(guī)劃需解決沖突避免，核心在整體協(xié)調最優(yōu)。規(guī)劃時考慮道路設計、擁堵、最短路徑和交通管制，用A*算法避免重復路徑和轉彎，同時需交通管制防相撞。創(chuàng)新響應需求是關鍵，良好
Vivado使用小技巧
有時我們對時序約束進行了一些調整，希望能夠快速看到對應的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調整
Vivado編輯器亂碼問題
，但是在Vivado里面打開用sublime寫的代碼之后，經常出現(xiàn)中文亂碼，讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式，而vivado的text editor不是這種方式。
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
優(yōu)化 FPGA HLS 設計
，將設計導出到 RTL 中的 Vivado 項目中。在“解決方案”下，選擇“導出 RTL”。
它將在后臺執(zhí)行 Vivado 并生成項目文件 (XPR)。它還應該編譯設計，并且應該在控制臺
發(fā)表于 08-16 19:56
在不重新安裝Vivado的情況下，是否能夠安裝線纜驅動器？
如果 Xilinx USB/Digilent 線纜驅動器在安裝 Vivado 設計套件時還沒有安裝，或者 Xilinx USB/Digilent 線纜驅動器被禁用，在不全面重新安裝 Vivado 的情況下，是否能夠重新安裝該驅動
Vivado編譯常見錯誤與關鍵警告梳理與解析
Xilinx Vivado開發(fā)環(huán)境編譯HDL時，對時鐘信號設置了編譯規(guī)則，如果時鐘由于硬件設計原因分配到了普通IO上，而非_SRCC或者_MRCC專用時鐘管腳上時，編譯器就會提示錯誤。
詳解Vivado非工程模式的精細設計過程
將設置設計的輸出路徑，設置設計輸出路徑的步驟如下所示。 第一步：如圖4.3所示，在“Vivado%”提示符后輸入命令“set outputDir ./gate_Created_Data/top_output”。
發(fā)表于 04-03 09:34
?1905次閱讀
Eclipse如何設置Linker文件路徑？
電腦沒有F盤，可Eclispe 編譯提示找不到F盤的linker script file，暈了，找半天沒找到，哪里可以設置linker路徑呢？
發(fā)表于 02-22 07:31
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？? 在PCB設計和制作過程中，找到地線（GND）是非常關鍵的步驟。GND是電子電路中一個非常重要的參考面，它提供了電路中的參考電平，并在電路中提供低噪聲的當前路徑
工商網監(jiān)
評論