三星電子近期于領先半導體行業會議 Memcon 2024上透露,公司將從2025年起步入3D DRAM階段。
據分析師預測,DRAM行業將于2030年前縮減工藝至10nm以下,然而當前的設計已無法在此基礎上進行延伸,故而業內開始尋求如3D DRAM等新型存儲器解決方案。
相關報告揭示,三星已展示出兩款頗具前景的3D DRAM技術——垂直通道晶體管及堆疊DRAM。前者通過改變信道方向,大幅縮小元件體積;后者則通過高密度陣列設計,在有限空間內提高存儲容量(單芯片高達100G)。
為保持競爭力,三星于今年初在美國硅谷建立了新的3D DRAM研發中心,以深化其在該領域的優勢地位。
有研究機構大膽預估,3D DRAM市場于2028年有望達到千億美元規模。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
DRAM
+關注
關注
40文章
2319瀏覽量
183598 -
存儲器
+關注
關注
38文章
7512瀏覽量
163980 -
三星電子
+關注
關注
4文章
569瀏覽量
40715
發布評論請先 登錄
相關推薦
三星電子宣布重大結構調整
三星電子近日宣布了2025年度的重大組織與高管調整計劃。其中,存儲器業務將被調整為CEO直轄部門,這一調整意味著存儲器業務在三星
三星電子HBM3E商業化遇阻,或重新設計1a DRAM電路
近日,業界傳出三星電子HBM3E商業化進程遲緩的消息,據稱這一狀況或與HBM核心芯片DRAM有關。具體而言,1a DRAM的性能問題成為了
三星將于今年內推出3D HBM芯片封裝服務
近日,據韓國媒體報道,全球領先的半導體制造商三星即將在今年推出其高帶寬內存(HBM)的3D封裝服務。這一重大舉措是三星在2024年三星代工論
三星已成功開發16層3D DRAM芯片
在近日舉行的IEEE IMW 2024活動上,三星DRAM部門的執行副總裁Siwoo Lee宣布了一個重要里程碑:三星已與其他公司合作,成功研發出16層3D
三星電子研發16層3D DRAM芯片及垂直堆疊單元晶體管
在今年的IEEE IMW 2024活動中,三星DRAM業務的資深副總裁Lee指出,已有多家科技巨頭如三星成功制造出16層3D DRAM,其中
三星2025年后將首家進入3D DRAM內存時代
在Memcon 2024上,三星披露了兩款全新的3D DRAM內存技術——垂直通道晶體管和堆棧DRAM。垂直通道晶體管通過降低器件面積占用,實現性能提升;
三星電子成功發布其首款12層堆疊HBM3E DRAM—HBM3E 12H
2024年2月27日 - 三星電子今日宣布,公司成功發布其首款12層堆疊HBM3E DRAM——HBM3
三星將推出GDDR7產品及280層堆疊的3D QLC NAND技術
三星將在IEEE國際固態電路研討會上展示其GDDR7產品以及280層堆疊的3D QLC NAND技術。
三星電子在硅谷設立下一代3D DRAM研發實驗室
近日,三星電子宣布在硅谷設立下一代3D DRAM研發實驗室,以加強其在存儲技術領域的領先地位。該實驗室的成立將專注于開發具有更高性能和更低功耗的3D
三星在硅谷建立3D DRAM研發實驗室
三星電子,全球領先的存儲芯片制造商,近日宣布在美國設立新的研究實驗室,專注于開發新一代3D DRAM技術。這個實驗室將隸屬于總部位于美國硅谷的Device Solutions Amer
三星計劃在硅谷開設實驗室
三星電子近日宣布,在美國硅谷設立了一個新的研究實驗室,隸屬于Device Solutions America (DSA),旨在開發新一代3D DRAM。
三星電子在硅谷設立新實驗室,開發下一代3D DRAM芯片
三星電子近日宣布,已在美國硅谷開設一個新的研發(R&D)實驗室,專注于下一代3D DRAM芯片的開發。這一新實驗室將由
三星電子新設內存研發機構,專攻下一代3D DRAM技術研發
原有的DRAM采用2D結構,即大量元件密集排布在同一平面。然而,為了提升性能,儲存行業正致力于開發高密度的3D DRAM。這項技術包括水平堆積和垂直堆積兩種方式,均能有效地增加存儲空間
三星開發裸眼3D游戲顯示器
在2024年的國際消費電子展(CES 2024)上,三星展示了一款令人驚艷的裸眼3D游戲顯示器。這款顯示器獨特之處在于,用戶無需佩戴任何可穿戴設備,就能享受到沉浸式的
評論