色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在RTL編碼中考慮延時、面積、功耗與布線的問題

冬至子 ? 來源:Andy的ICer之路 ? 作者:AndyICer ? 2023-06-05 15:42 ? 次閱讀

在RTL編碼中考慮延時

01

看下面一段代碼,第四個else if 分支中的數據信號DATA_is_late_arriving延時比較高,要怎么處理,將電路的性能提高?

圖片

一般最高優先級給最遲到的關鍵信號,因此要將DATA_is_late_arriving這個信號單獨拿出來分析,代碼如下:

圖片

再來看下面一段代碼以及其電路圖,假設A信號到來比較晚,如何修改能夠提高電路性能?

圖片

圖片

核心思想還是將延遲高的信號往后面優先級更高的地方放 ,只需做小小修改即可,代碼如下:

圖片

圖片

在RTL編碼中考慮面積

02

隨著芯片工藝的進步和生產成本的降低,其實面積已經顯得沒有時序問題那么重要。一般綜合過程中可以對面積進行優化,但是在RTL設計的時候還是需要盡量減小面積的開銷,這樣可以達到事半功倍的效果。

例如RTL代碼中的一個“+”可能對應著一個64位的加法器,所以條件語句中的比較運算,我們要判斷其必要性,是否能用更簡單的運算代替。

比如判斷A是否小于32(if(A<32)),可以改成判斷A的第五位是否為0(if(A[5]==1'b0)),這兩種表達形式是等價的,但是后者的判斷條件更節省面積,相當于用一個1bit的邏輯門代替一個6bit的比較器,如果我們遇到定值的比較都可以這么操作。

如果必須使用復雜的運算符,則應考慮是否可以資源共享,盡管電路邏輯綜合工具也會在綜合的過程中采用資源共享的方法進行優化,但是,綜合器的策略是有限的,因此,在編寫RTL的時候,應該盡量考慮共享,而不是把這項工作完全留給綜合工具。

圖片

如上面的代碼所示,右邊是修改之后的代碼,這樣可以減少兩個不必要的加法器,實際的設計中資源共享可能不會像這樣明顯,因此平時應該按照這樣的思路多多練習。

還有一種情況就是關于多比特位的信號問題, 多比特位操作意味著成倍使用資源 ,在使用多比特位的信號時,看看這個信號是否所有比特位都需要參與操作,如果不是,則可以只對需要的部分比特進行操作。例如訪問RAM的地址有8比特,而寫入操作時從0開始,每隔32個地址寫入一個值,地址的產生可以有兩種寫法。顯然右邊這種寫法操作的比特位會比左邊的代碼少。

圖片

在RTL編碼中考慮功耗

03

一個電路中的功耗影響因素主要以下4個因素: 該點電路的翻轉次數、電路的工作頻率、該點的電容還有電壓值 。

但是負載電容、工作電壓和工作頻率這些都是RTL設計無法改變的因素,因此在RTL級設計主要考慮盡量降低電路的翻轉頻率。

主要措施包括如下:

①門控時鐘;

②增加使能信號,使得部分電路只有在需要工作時才工作;

(門控時鐘與增加使能的區別是:門控時鐘是關掉時鐘,而使能關閉的是電路的功能,但是時鐘仍然在翻轉,顯然門控時鐘更好)

③對芯片各個模塊進行控制,在需要工作時才工作;

④除了有用信號和時鐘的翻轉會消耗功耗,組合邏輯產生的毛刺也會大量消耗功耗。但是毛刺在設計中無法避免,因此,只有盡量減少毛刺在電路中的傳播,才可以減少功耗。即在設計中,盡量把產生毛刺的電路放在傳播路徑的最后。另外可以使用一些減少毛刺的技術;

⑤對于有限狀態機,可以通過低功耗編碼來減少電路的翻轉,比如將二進制編碼改為獨熱碼、格雷碼等。

在RTL編碼中考慮布線問題

04

如果可以在RTL編碼階段考慮代碼,可能對布線產生的影響就可以避免最后出現無法布通的情況。

熱點是指設計的功能需要在一個面積內占用大量的布線資源。熱點產生原因:RTL編碼時使用了特定的結構,如很大的mux。

圖片

這種結構產生的熱點,在綜合的時候,導致的延遲是看不出來的,只有到了布線階段才能給看到它的負面影響。因此,我們在RTL階段應該重視這種電路,及早發現可能在布線階段產生的問題。

如果設計的功能中確實需要采用很大的mux,可以通過其他方式改變他的結構。其基本的思想就是將一個大的mux分解為多級較小的mux。

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • RAM
    RAM
    +關注

    關注

    8

    文章

    1369

    瀏覽量

    114870
  • 比較器
    +關注

    關注

    14

    文章

    1658

    瀏覽量

    107354
  • 加法器
    +關注

    關注

    6

    文章

    183

    瀏覽量

    30179
  • RTL
    RTL
    +關注

    關注

    1

    文章

    385

    瀏覽量

    59897
  • 門控時鐘
    +關注

    關注

    0

    文章

    27

    瀏覽量

    8962
收藏 人收藏

    評論

    相關推薦

    請問怎么折中考慮電源功率因數和效率

    如何折中考慮電源設計當中,功率因數和效率的關系
    發表于 04-24 02:46

    【設計技巧】PCB設計中考慮電磁兼容(上)

    PCB 板上,盡量縮短和減少各元器件之間的引線和連接。3)高頻下工作的電路,要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。4)盡可能地減小環路面積,以抑制輻射干擾
    發表于 08-13 08:00

    【設計技巧】PCB設計中考慮電磁兼容(下)

    理,還可以上,下兩層也是大面積的鋪地。這樣,使信號的上,下,左,右都有地包著。保證信號的干凈。3)信號的回流面積最小定律PCB設計中,每根信號最好能做到與地的回流路徑最短,如下圖所示回路面積
    發表于 08-13 08:30

    新手求助UPF低功耗設計能否RTL仿真中實現呢?

    RTL設計完畢之后,如何來驗證設計的正確性?UPF低功耗設計能否RTL仿真中實現呢?
    發表于 06-18 08:21

    介紹RTL設計引入的后端實現過程中的布線問題

    RTL設計引入的后端實現過程中的布線(routing)問題。后端物理實現需要完成芯片中布局布線(place&routing)的工作。物理實現過程中routing之前
    發表于 04-11 17:11

    基于RTL的16位嵌入式微控制器(A8096)的設計

      這里描述了一款自主研發的16位嵌入式微控制器(A8096)的設計與實現,基于RTL級設計方法使用VerilogHDL進行設計描述,設計中,采用硬布線控制方式,減少了面積
    發表于 08-27 10:41 ?1274次閱讀

    RTL功耗優化

    我們針對 PC 圖形、視覺計算和應用處理器的高性能、低功耗設計方法中,RTL 功耗優化是非常關鍵的一步。NVIDIA Corporation 硬件工程部總監 Dan Smith 講道
    發表于 09-11 11:40 ?9次下載
    <b class='flag-5'>RTL</b><b class='flag-5'>功耗</b>優化

    TP RAM的面積功耗優化

    隨著芯片集成度越來越高,隨機存儲器(random access memory,RAM)片上系統(system on chip,SoC)中的占比也越來越高,因此RAM對SoC的面積功耗的貢獻也
    發表于 01-19 15:27 ?1次下載
    TP RAM的<b class='flag-5'>面積</b>及<b class='flag-5'>功耗</b>優化

    現代SAR和∑-Δ型模數轉換器的主要優勢之一是設計中考慮了易用性

    現代SAR和∑-Δ型模數轉換器(ADC)的主要優勢之一是設計中考慮了易用性,這是針對前幾代設計的補充。不僅簡化了系統設計人員的工作,而且許多情況下,允許對多代各種應用重復使用單個參考設計。
    的頭像 發表于 05-21 08:35 ?4357次閱讀
    現代SAR和∑-Δ型模數轉換器的主要優勢之一是<b class='flag-5'>在</b>設計<b class='flag-5'>中考慮</b>了易用性

    基于瑞昱RTL系列的超低延時藍牙耳機方案

    基于瑞昱RTL系列的超低延時藍牙耳機方案
    發表于 05-12 10:21 ?47次下載

    芯片RTL設計中如何做到低功耗設計

    做芯片第一應該關注的是芯片的PPA(Performance, Power, Area),本篇淺顯的部分討論,第二個 P,Power功耗RTL設計中如何做到低功耗設計,對于移動設備續
    的頭像 發表于 08-26 10:29 ?4113次閱讀

    RTL設計中如何做到低功耗設計

    做芯片第一應該關注的是芯片的PPA(Performance, Power, Area),本篇淺顯的部分討論,第二個 P,Power功耗RTL設計中如何做到低功耗設計,對于移動設備續
    的頭像 發表于 04-13 08:12 ?2107次閱讀

    ZCU106PLDDR實現超低延時編碼

    Xilinx提供超低延時編解碼方案,ZCU106單板上可以驗證。文檔MPSoC VCU TRD 2020.2 Low Latency XV20 提供了詳細命令。缺省情況下,編碼使用的是PS DDR
    發表于 08-02 09:12 ?828次閱讀
    ZCU106<b class='flag-5'>在</b>PLDDR實現超低<b class='flag-5'>延時</b><b class='flag-5'>編碼</b>

    RTL編碼書寫中如何考慮時延與布線的問題呢?

    分if-else,case 的各種情況分開討論,主要目的是將分支支路中 晚到的信號放到離輸出最近的一級中
    的頭像 發表于 06-27 10:36 ?916次閱讀
    <b class='flag-5'>在</b><b class='flag-5'>RTL</b><b class='flag-5'>編碼</b>書寫中如何<b class='flag-5'>考慮</b>時延與<b class='flag-5'>布線</b>的問題呢?

    如何通過優化RTL減少功耗

    對于功耗估算來說,架構階段為時過早,物理設計階段為時已晚。有一種趨勢是項目的RTL階段分析power hot spots。與后期分析相比,基于 RTL
    的頭像 發表于 04-05 09:15 ?2253次閱讀
    如何通過優化<b class='flag-5'>RTL</b>減少<b class='flag-5'>功耗</b>
    主站蜘蛛池模板: 寂寞骚妇女被后入式抽插| 国产小视频在线高清播放| 久久精品天天中文字幕| 欧美激情视频在线观看一区二区三区 | 免费国产成人高清在线看软件| 公交车轮C关老师| 日本亚洲电影| 亚洲精品色情婷婷在线播放 | 达达兔午夜一级毛片| 人妻系列合集| 亚洲va久久久久| jizz日本美女| 色综合久久88色综合天天提莫| videossexotv极度另类| 人人碰在线视频| 日本韩国欧美一区| 为什么丈夫插我我却喜欢被打着插| 野草观看免费高清视频| FREE17一18外女破| 日日摸夜夜添夜夜爽出水| 永久免费在线视频| 国产午夜精品AV一区二区麻豆| 色欲久久精品AV无码| 乱奷XXXXXHD| 国产亚洲视频在线| 国产色精品VR一区二区| 精品一品国产午夜福利视频| 丰满大屁俄罗斯肥女| 狠狠色狠狠色综合日日92| 蜜芽视频在线观看视频免费播放| 亚洲成人综合在线| 国产高清亚洲日韩字幕一区| 九九热这里只有精品视频免费| 香蕉鱼视频观看在线视频下载| 1788福利视频在视频线| 高清观看ZSHH96的视频素材| 女性性纵欲派对| 亚洲精品沙发午睡系列| 国产日韩欧美有码在线视频| 天天国产在线精品亚洲| 中文国产在线观看|