簡介

數據采集系統的設計人員—特別是需要在過程控制或自動化系統中進行精密測量的設計人員—已經習慣地將他們的系統設計為在第一那奎斯特區域內運行，這只意味著最大輸入頻率必須被限制在少于一半采樣頻率的范圍內。所以，如果你搭建了一個系統，用于捕捉最大頻率為20KHz的音頻，那么你必須在40KHz頻率以上進行采樣，以確保捕獲到最高頻分量。

混疊

那么，當你不遵循這個規則時，系統會發生什么情況呢？我們假定，你在15kHz上對模擬信號進行采樣，此時的頻率分量高達20kHz—你將最終遇到“混疊”問題，或者將上部分量折疊進入輸入信號的工作頻段（請見圖1）。這些混疊信號將增加到原始信號上，并且將無法把已混疊頻率分量與原始信號區分開來。

圖1：輸入信號與第二那奎斯特區域產生交叉，并被混疊進入信號的工作頻段

在大多數情況下，捕捉模擬信號，并且不遵守那奎斯特采樣規則的系統被認為是“不良系統”，并且需要在模數轉換器 (ADC) 的輸入前放置一個抗混疊濾波器，以防止頻率分量交叉進入上部那奎斯特區域。然而，有時候這是一個好事情。

在運行于超高頻模式下的射頻 (RF) 系統中，處理器（或者一個現場可編程門陣列 [FPGA]）與數據轉換器之間移動的數據量會是十分可觀的—特別是在系統運行在第一那奎斯特區域內更是如此（或者只簡單稱為“第一那奎斯特”）。例如，運行在第一那奎斯特區域內，輸出頻率為1GHz的數模轉換器 (DAC)，為了實現所需的頻率內容，它需要將輸出設定在2GHz以上。

這對于ADC也用樣適用—如果RF子系統的輸入的工作頻段在900MHz與1GHz之間，那么ADC必須在2GHz以上采樣，以便將所有的頻率內容置于第一那奎斯特區域內。

將那奎斯特混疊變為優勢

技巧在于將混疊（或者稱為頻率折疊）為你所用。通過對數據轉換器進行欠采樣，更高頻率內容將混疊進入所有的較低那奎斯特區域（請見圖2）。你需要絕對確保沒有任何內容在較低頻段內終止—較低區域內的任何噪聲或頻率分量也將被混疊進入第一那奎斯特區域。好消息是，如果這是一個第一那奎斯特系統，那么數據轉換器的數據速率只是所需RF輸入采樣率的幾分之一。欠采樣極大地減少了被提供給數字信號處理器 (DSP) 或FPGA的采樣數據速率。

圖2：欠采樣時，較高階頻率分量被折疊進入較低那奎斯特區域

ADC唯一一個主要要求就是輸入帶寬對于輸入頻率來說必須是充足的，否則的話，信號將失真。例如，ADC12J2700可以采樣高達2.7GSPS，但是它具有一個大于3GHz的輸入帶寬，從而使得輸入信號超出最大采樣率，因此將它們折疊進入較低區域。還有一些其它注意事項已經超出了本篇博文的范圍，不過，總的說來，這個技巧使你不用對付極高數據速率，以及處理要求。

如果你正在設計一個高性能數字RF系統，你也許想使用這個方法，連同合適的DAC或ADC來開展設計工作。在設計正確時，這個方法可以極大地簡化這些系統的處理和數據流要求。

審核編輯：郭婷