芯粒（Chiplet）的迷你聯盟正在整個行業中興起，這是由于在緊迫的市場窗口中增加定制化需求以及在硅中得到驗證的硬化 IP 組合的推動。

這些松散的合作伙伴關系正在努力為高度特定的應用和終端市場開發類似樂高積木的集成模型。但它們都是從小規模開始的，因為事實證明，很難為可以在各種用例中工作的芯粒創建商業市場。使用標準化方案連接芯粒是一回事，例如通用芯粒互連高速 （UCIe），或使用英特爾或三星開發的橋接器。期望它們在不同計算負載和操作條件下的異構設備中工作是另一回事。

圖 1：UCIe 開放芯粒生態系統

了解不同的芯粒如何相互交互，以及它們在不同用例下的行為方式，很難預測。即使使用最好的仿真工具，也沒有足夠的數據，而且對于許多應用來說可能永遠如此。但是，除非這些芯粒在其他組件和不同用例的背景下得到充分表征，否則可能會出現涉及熱管理、各種類型的噪聲、不同的壓力和不一致的老化等問題，所有這些都會影響現場的可靠性。

另一方面，芯粒已被證明在受控情況下工作得非常好。十年來，AMD 和 ASE 一直在芯粒和圖形子系統方面進行合作。Marvell從 2016 年開始使用芯粒。Intel Foundry Services 正在為基于芯粒的數據中心客戶定制系統。

圖 2：AMD 的 EPYC 架構集成了不同的工藝技術

然而，所有這些公司都依賴內部采購的芯粒來創建本質上是分解的 SoC，他們可以完全控制系統。現在的挑戰是開始開發芯粒和適合芯粒的架構，這些架構可以在任何供應商的設備上進行商業銷售。

“在某些方面，我們正處于一個新時代，”日月光集團研究員兼高級技術顧問 Bill Chen 說。“優化是一種選擇，允許這些選擇對我們來說很重要。我們也處在一個開放共享的時代。芯粒、SiP、異構集成，我們從最困難的領域開始，也就是高性能計算。有兩個原因。一是這是最需要它的市場部門。其次，這是開發這些產品的地方，也是解決這些問題的技術所在。然后我們可以轉向通信和其他市場，例如可穿戴設備和醫療應用。”

這就是不同供應商開發的商業芯粒將適合的地方。但正如處于這一轉變前沿的公司將證明的那樣，從不同供應商采購芯粒增加了一系列全新的挑戰。即使這個想法在理論上是有意義的，它也從未實現過。

小型組織（Small consortia）是真正進步的最初跡象。晶圓廠、封裝廠和大型芯片制造商正在與具有深厚領域專業知識的合作伙伴合作，使用各種安排來確保各種基本組件協同工作并可以根據上下文進行表征。桌面上有許多不同的方法，從少數合作伙伴到基礎更廣泛的基礎設施，例如連接結構或標準加上嚴格的設計規則。但對于所有相關人員來說，這是一個謹慎的、邊學邊做的過程。

“三星電子正在構建自己的生態系統，”三星電子知識產權和生態系統營銷總監 Kevin Yee 說。“即便如此，我們也學到了很多我們沒有想過的事情。從技術角度來看，chiplet 已經存在并得到了驗證。但目前，它們都是垂直整合的。因此，芯粒作為一種解決方案存在并且正在發揮作用。現在的挑戰是芯粒作為市場或業務。這就是每個人都在努力的方向，并且可能會有一個臨時步驟。每個人都將首先開始構建自己的微生態系統，以確保其正常運行。所以一家公司會做一個 I/O 芯片，一個會做互連，一個會做數據芯片。您將確定如何構建它以及如何構建可行的東西。但最重要的是，您可以在 6 個不同的計算芯片或 10 個不同的 I/O 芯片之間進行選擇，選擇您的內存芯片，然后將它們放在一起。在那之前，我們還有很長的路要走。”

同樣，專注于先進封裝和芯粒設計的 Palo Alto Electron （PAe） 正在率先成立自己的芯粒聯盟，其中包括 Promex Industries（系統集成）、Thrace Systems（功耗分析）、Palo Alto Electron（先進封裝和芯粒設計） ）、iTest（可靠性和故障分析）、Hyperion（系統級設計、互連和高級封裝）和 Anemoi Software（熱求解器）。

“這是一個最低限度的可行生態系統，所有這些公司都在美國，”PAe 首席執行官 Jawad Nasrulla 說。“我們說，‘好吧，我們將尋找解決特定技術問題的小型企業和創新型初創公司。’ 例如，Anemoi Software 專注于芯粒的熱建模。功率/熱能是進行設計的關鍵支持技術。Palo Alto Electron 擁有構建 IC 的經驗，在過去的七年中，我們一直在使用芯粒來做這件事。這些公司中的每一個都是某個領域的專家。現在我們需要學習如何與彼此合作。”

Promex Industries的首席執行官 Dick Otte對此表示贊同。“這些作品中的每一件都是多管齊下的。每個人都有一種能力，但每個人都擁有不到所有可能能力的 100%。所以真正的問題是，當我們有工作在這里滾動時，會有多少？我們需要多長時間去尋找一些支持或附加功能？到目前為止，這還不是問題。”

正在創建的一些芯粒本身就是模塊或微型系統，而不是像特定 I/O 這樣的獨立 IP，至少已經完成了一些集成工作。但隨著商業芯粒市場的發展，可能會有更多針對特定工作或功能的芯粒，而不是完整的子系統。這可以讓客戶在 chiplet 架構中添加可編程性和更多可定制性，而無需更改整體架構，這類似于英特爾和 Marvell 所走的道路。

“如果你看看小型、中型和大型汽車，每一種都需要完全不同數量的電子設備，” Fraunhofer IIS自適應系統部工程高效電子部門負責人 Andy Heinig 說。“芯粒讓你變得更加靈活。但在未來，您可能能夠將芯粒組合在一起以創建更大的芯粒。你可以用這種方式配置你的電子設備，幾乎就像積木一樣，以獲得你對汽車的確切需求。”

這需要時間來發展。目前，許多 chiplet 制造商正在更高層次上解決這個問題。

“芯粒被分解成相對較大的塊，”Promex 的 Otte 說。“這就像芯片設計師設計了單個芯片，然后有人必須將所有這些整合在一起并進行高級設計，不僅要集成芯粒，還要集成您正在使用的任何互連、基板或中介層技術。第三部分是這個組裝服務，這是我們的角色。如果這被證明是一個非常成功的模式，并且我們能夠為客戶提供質量和良好的經濟效益，那么它就有可能像滾雪球一樣滾雪球并成為一項主要活動，我們將陷入更困難的問題，我們有一個許多項目在不同的州進行。這意味著不同種類的協調。現在的問題是尋找客戶。稍后，將是零件的交付。”

01 重新思考老問題

多年來，整個芯片行業的普遍共識是，業務關系將是 chiplet 市場運作的一大障礙。然而，正如這些小型組織的努力所表明的那樣，也存在許多技術挑戰。雖然這些組織通常會選擇一個“總承包商”來監督設計到制造流程的各個方面，但已經涉及很多步驟，隨著芯粒變得更有針對性和功能更窄，還會有更多步驟。

“當你做芯粒時，心態必須改變，”Yee 說。“很多人仍然認為這就像構建 SoC。你現在真的在構建一個完整的系統。我怎么跟它說話？如何配置計算芯片？我必須有哪些邊帶信號？需要考慮固件。您是否設置為使用該固件并啟動他們的計算芯片？現在有很多系統級的討論涉及人們以前沒有真正考慮過的問題。”

即使選擇正確的封裝也是一個挑戰。“你有這么多不同的口味，” Synopsys的 IP 產品線高級組總監 Michael Posner 說。“你會想，‘哦，你應該能夠將每一個都放在一個盒子里，也許可以想出一個適用于所有這些的單一 IP，但事實并非如此。你有不同的凸點間距、不同的性能和功率、不同的寄生效應和電源完整性問題。因此，不像我們傳統上為 IP 做的那樣，每個節點都有一個過孔，可能是南北或東西方向，我們最終有一個用于高級，一個用于標準，一個用于 RDL，因為技術的變化。我們需要在整個生態系統中開發的 IP 數量呈爆炸式增長，目前還沒有明確的領導者。”

02 一些舊的東西，一些新的東西

當然，并非所有這些都是新的。使用先進封裝的 OSAT 和代工廠至少解決了一些挑戰，例如如何處理芯粒、如何確保這些芯片是KGD，以及各種互連方案，例如混合鍵合或微凸塊。在 2.5D 實現中，HBM主要用作可與許多不同配置配合使用的芯粒。

“三星的封裝技術在為三星代工廠提供完整解決方案方面具有顯著優勢，”Yee 說。“該團隊從其在內存封裝方面的領導地位中學到的東西可以應用于代工。HBM 是存儲器領導地位的一個很好的例子，封裝中的多芯片使代工芯粒成為可能。當我們轉向芯粒時，您無法將制程和設計與封裝分開。他們將齊頭并進。當人們想到芯粒時，他們假設您將能夠直接運行一個到另一個的連接。一般來說，這會奏效。實際上，如何路由慢跑或偏移？你有多少保證金？通過我們的測試車輛，我們正在進行測試以確定實際的路由路徑，以確保高信號質量。”

還有一些行之有效的連接芯粒的方法，例如 UCIe、線束 （BoW）、硅中介層、橋接器，甚至混合鍵合。將來，這些方法中的一種以上可能會用于復雜的設計，從而為更多創新打開大門。

例如，Eliyan 是一家開發芯粒互連的初創公司，它專注于通過在芯粒的兩側構建物理互連層 （PHY） 來消除 UCIe 兼容設計中的中介層。“這消除了制造、熱管理的任何復雜性，并使我們能夠儲存我們從舊的 MCM（多芯片模塊）時代學到的所有東西，”該公司聯合創始人兼業務主管 Patrick Soheili 說。“我們計劃以我們的技術為基礎構建一堆芯粒。所以我們會在一端使用我們的技術，在另一端使用一些其他東西，并將兩個、三個或四個東西連接在一起。也許它們是 HBM 設備，也許它們是其他 I/O 控制器。”

將設備連接在一起的可能方案的數量正在迅速增長。去年秋天，臺積電推出了 3D Fabric Alliance，以在 3D 封裝中連接不同的層和設備。“我們擁有 EDA、IP 和設計服務，我們還在增加內存合作伙伴、幫助我們組裝這些設備的 OSAT 以及在 3D 中變得極其重要的基板，”臺積電的總監 Dan Kochpatcharin 說。設計基礎設施管理部。“這些設備可以有 10 厘米高，基板可以有 20 層或更多層。所以我們需要確保我們將他們的路線圖與我們的路線圖對齊，以便我們可以與他們進行交互，也許會有不同的材料一起工作。然后你必須考慮測試整個系統，這并不容易。所以我們正在與 Advantest 和 Teradyne 合作，以及 EDA 供應商。IP 在測試中很重要，因為我們需要針對可靠性進行設計。”

圖 3：TSMC 的 3DFabric 生態系統模型

而這只是出現的一些通用集成方案的開始。在這個市場被整理出來之前還會有更多的東西，并且會有越來越多的證據表明什么有效，什么無效，以及一些從未被考慮過的新問題。例如，芯粒的不均勻老化會導致各種以前從未解決過的可靠性問題，特別是在預計設備可以多年保持功能的市場中。因此，隨著芯粒和封裝經濟的發展，一個領域的成本節省可能會被另一個領域的成本增加所抵消，而隨著芯粒模型的發展，客戶今天支付的成本可能會變得不那么有吸引力。

Amkor Technology高級工程師 Nathan Whitchurch 表示：“我們看到越來越多的客戶決定接受 TIM（熱界面材料，只是為了讓他們的設備能夠正常工作）的成本。”那是行不通的。過去奇特的東西變得越來越不那么奇特了，比如燒結銀類別，你最終會在蓋子和芯片之間形成非常堅硬、高導熱性的銀合金基體。另一種會更軟”

03 結論

芯粒是合乎邏輯的下一步，因為對于大多數芯片制造商來說，將所有東西縮小并塞進單個 SoC 的成本變得不經濟。這讓業界很多人都在考慮下一步，并且能夠至少標準化軟件包中的某些組件以創建定制解決方案是實現大規模定制的合乎邏輯的方法。

如果這種方法成功，它可能會改變設備進入市場的方式，同時允許以低得多的價格進行更多定制。因此，新架構的巨大性能提升將在更多的利基市場中出現，而無需從頭開發 ASIC 或 SoC 的沉重代價。如果可以將一些自定義芯粒添加到架構中，那么適用于 80% 市場的產品可能仍會對其他 20% 的市場產生巨大好處。但是有很多細節需要先解決，芯片行業正在弄清楚這些細節。這些小型聯盟是找出問題所在、可以標準化的內容以及領域專業知識將在此過程中扮演什么角色的第一步。

審核編輯 ：李倩