色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

借助虛擬工藝加速CMOS工藝優化

深圳市賽姆烯金科技有限公司 ? 來源:半導體材料與工藝 ? 2023-01-06 15:27 ? 次閱讀

我們不斷向先進的CMOS的微縮和新存儲技術的轉型,導致半導體器件結構的日益復雜化。例如,在3D NAND內存中,容量的擴展通過垂直堆棧層數的增加來實現,在保持平面縮放比例恒定的情況下,這帶來了更高深寬比圖形刻蝕工藝上的挑戰,同時將更多的階梯連接出來也更加困難。人們通過獨特的整合和圖案設計方案來解決工藝微縮帶來的挑戰,但又引入了設計規則方面的難題。

二維 (2D) 設計規則檢查 (DRC) 已不足以用來規范設計以達成特定性能和良率目標的要求。同時完全依賴實驗設計 (DOE) 來進行工藝表征和優化也變得難以操作。以往工程師通過運用DOE實驗來節省工藝研發的成本和時間,而現在他們需要進行數以百計的DOE才能達到目的,這反而需要大量的時間和物料,包括晶圓。

此外,工藝步驟之間非直觀的交互作用,以及狹窄的工藝窗口,使得使用第一性原理建模來同時進行性能提升和良率優化變得尤為困難。因此需要對復雜工藝流程進行三維建模理解,而虛擬制造建模平臺Coventor SEMulator3D為此而生。

SEMulator3D能提供哪些功能?

該軟件可從一系列標準單元工藝步驟中創建3D虛擬工藝整合模型,以模擬工藝流程。SEMulator3D使用完全整合的工藝流程模型,可以預測工藝更改對下游工藝步驟的影響,這在過去則需要在晶圓廠中依靠“先制造和后測試”的循環來實現。

例如,工程師可以使用該軟件對替換金屬柵極 (RMG) FinFET進行快速建模,該元件使用先溝槽金屬硬掩模 (TFMHM) 后段制程 (BEOL) 與自對準通孔工藝 (SAV)。工程師在完成虛擬加工的3D模型之后,就可以進行2D和3D的虛擬測量和電學性能參數提取。

該軟件的電學分析組件增加了電阻電容提取功能,有助于理解工藝和設計靈敏度。該軟件提供了3D建模和驗證電學性能的快捷平臺。SEMulator3D中使用了有預測性的工藝模型和能精確匹配實際晶圓的3D結構,比其它孤立解決方案中使用的理想化幾何結構,更能精確地反映所制造的器件,從而具有更高的精度。

DRAM演示

該演示展現了該平臺如何根據刻蝕設備的性能參數(如材料的刻蝕選擇比和氣流流向通量分布)的變化對器件電學性能進行建模,形象地說明了虛擬制造的案例。簡單的DRAM器件案例研究側重于對柵極刻蝕行為和刻蝕特征的研究,通過對其做合理設定來滿足預先設定的電學性能和良率目標。

該演示在虛擬制造中使用了典型的工作流程,包括四個步驟:

1一個標準工藝流程的建立,此藝流程支持工藝校準,然后生成具有預測性的3D結構模型。

2添加量測參數,以評價器件結構或電學行為。量測可能包括幾何尺寸測量、3D DRC(設計規則檢查)和電學參數測量。

3使用DOE(實驗設計)和校準。

4數據分析,包括對工藝實現和/或設計變更的敏感性分析。

標準工藝流程的建立

該演示的標準工藝流程面向2X DRAM。該工藝由Coventor根據公開數據開發,未使用客戶機密信息

fd2ae63c-8d38-11ed-bfe3-dac502259ad0.png

圖1:建立模型之后,電容器接觸點結果如圖所示。此時可以進行電學分析,研究電容器的邊緣效應。

在本演示中,DRAM的有源區 (AA) 使用自對準四重圖形技術 (SAQP) 和傾角20°的光刻-刻蝕-光刻-刻蝕 (LELE或LE2) 對多余的圖形進行去除,其間距為28 nm。掩埋字線使用自對準雙重圖形化技術 (SADP),間距為40 nm,位線使用SADP,間距為44 nm。工藝流程在電容器接觸點 (CC) 處結束,這使得軟件可以進行電學分析,并能夠分析電容器中的邊緣效應。

添加重要度量

每個工藝步驟只需要幾個易于理解和校準的幾何和物理輸入參數。工作流程的下一步是確定重要量工藝參數。就像在實際的晶圓廠一樣,單元工藝參數,如沉積一致性、刻蝕的各向異性和選擇比,他們之間相互影響并與其它設計參數交互作用,最終以復雜的方式影響最終器件的結構。

SEMulator3D支持添加兩種幾何測量。第一種是虛擬測量,支持測量模型結構并驗證結構是否符合預期尺寸。第二種是結構搜索,相關步驟可以檢查整個3D模型或某些部分,以確定測量極值,如膜厚度、線寬和接觸面積的數值和位置。它還可以計算電網組件的數量,這有助于識別電網短路或開路(圖2)。

fd341306-8d38-11ed-bfe3-dac502259ad0.png

圖2:虛擬測量步驟(頂部)可幫助測量結構,包括CD、刻蝕深度和薄膜厚度。結構搜索步驟(底部)可確定測量極值,并計算電網組件的數量,如識別網絡短路或開路。

當幾何偏差的位置隨工藝的變化而變化時,結構搜索特別有用。例如,圖2顯示了CC和AA之間的接口最小面積。軟件將高亮顯示該位置,而該位置容易成為器件失效的故障點。

器件電學性能模擬

器件的電學性能參數可以通過器件電學性能模擬來提取。通過使用與圖2相同的模型,該演示可以在SEMulator3D中進行器件電學仿真

fd3d33e6-8d38-11ed-bfe3-dac502259ad0.png

圖3:SEMulator3D可識別3D結構中的器件端口,并像TCAD中那樣仿真電學性能,但不需要進行耗時的TCAD建模。

該軟件有助于識別3D結構中的器件的端口和電極,并模擬器件的特性,如溫度、帶隙和電子/孔遷移率。該軟件允許手動和自動識別節點(一個或多個連接在一起的引腳),初始電壓或電流可以與選定節點的電壓掃描一起設置。

圖3中的電學仿真示例顯示了兩個柵極、兩個源、一個漏和一個襯底。工程師可以自由設置偏置電壓或初始電壓以及電壓掃描,如DRAM示例偏置電壓表所示。

然后,工程師可以使用該軟件自動提取重要電學性能指標,如一個電壓點上的閾值電壓 (Vth)、亞閾值擺幅 (SS)、漏致勢壘下降 (DIBL) 和開啟電流 (ION)。這些功能無需耗時和嚴格的TCAD建模即可實現,同時可以體現3D工藝變化對電學性能的影響。

物理結構變化的影響

對由物理結構改變造成的影響的研究,首先需要檢查標準模型中的參數的設定,包括硬掩模CD/頂部CD、硅深度和氧化物深度。SEMulator3D使用以上參數構建模型然后提取對應的器件電學參數(包括Vt、ION、IOFF和亞閾值擺幅)(圖4,左側)。

fd499ae6-8d38-11ed-bfe3-dac502259ad0.png

圖4:研究標準模型(左側)的物理結構變化的影響。使用SEMulator3D(右側)進行的實驗表明,氧化物深度和硅深度對CD變化的敏感性在20nm以上降低,而Vtsat敏感性在相同范圍內增加。

本研究的目的是將圖4中的硬掩模CD以2 nm的增量從12 nm變化至30 nm,同時監測其他結構參數,包括硅深度和氧化物刻蝕。此變化是通過更改流程早期工藝步驟來實現的,并且下游工藝步驟對模型更改的響應符合預測。

圖4(右側)顯示,硬掩模CD變化對柵極刻蝕具有非線性響應。氧化物深度和頂部硅深度對較小CD的頂部CD很敏感,但在較大CD上趨于飽和。另一方面,當CD高于20 nm標準值時,Vtsat值顯著增加。因此,SEMulator3D的指標揭示了對單個物理結構變化的各種響應,有利于工程師研究物理結構變化對所選參數造成的影響。

識別重要的工藝步驟

下一步DOE,包括蒙特卡羅變異性研究,以確定重要的工藝步驟(圖5)。在參數變化研究中,采用了蒙特卡羅方法對DRAM字線 (WL) 深度進行變化。

fd54420c-8d38-11ed-bfe3-dac502259ad0.png

圖5:SEMulator3D利用數百甚至數千次DOE試驗,使用回歸分析來識別對特定指標有顯著影響的關鍵工藝參數。

WL工藝參數值是通過基于平均值或標準值和標準差的高斯分布隨機設置的。演示中選擇了50個實驗。然而,通常至少需要100個實驗才能獲得有意義的研究。

DOE的結果如圖6所示。DOE運行時,閾值電壓Vt在0.4837 V和0.5031 V之間變化。SEMulator3D的回歸分析有助于識別對閾值電壓影響顯著的5個參數,這些參數的p值小于0.5,不支持原假設。注意,第一個參數(截距)被排除在本討論之外,因為它始終是列表的一部分。

fd5cfcbc-8d38-11ed-bfe3-dac502259ad0.png

圖6:工程師可以在SEMulator3D中分析任何量測結果,以識別重要參數,極端情況如上圖所示(紅色圈出)。

有待進一步研究的五個最重要的因素是:

1柵極介電層厚度(最重要的參數)

2字線刻蝕深度和側墻厚度的交叉項

3芯軸刻蝕深度和柵極厚度的交叉項

4間隔氧化物厚度和拋光深度的交叉項,以及

5柵極介電厚度和側墻厚度的交叉項。

線性回歸曲線的R方值 (r2) 為0.97882,說明模型與數據吻合較好。柵極氧化層厚度與Vth圖顯示出很強的相關性,而芯棒間隔厚度與Vth圖則沒有相關性,因此可以認為它不是一個重要參數。

DOE的結果還可以幫助識別一些特殊情況,例如規格下限 (LSL) 到規格上限 (USL) 范圍之外的Vth,使工程師可以仔細檢查況并找到造成這種結果的工藝條件。

工藝優化

為了從不同的角度進行優化,我們可以將電學性能作為研究的目標。可以使用電學性能參數目標值作為工藝步驟優化的目標。每個工藝步驟參數都可以改變,以尋找滿足電氣性能的條件。

根據所使用的制造設備,在軟件中定義了每個刻蝕行為的允許范圍。因此,可以根據材料的刻蝕選擇比、橫向比、聚合/錐度、濺射和離子通量分布等參數來定義刻蝕行為。利用DOE確定的重要輸入參數,輸入電學性能指標。

SEMulator3D采用直接優化的方法,以確定WL刻蝕工藝中最佳刻蝕步驟行為的工藝參數,以滿足電學性能目標。校準工藝建議包括氧化層,硅和氮化層的刻蝕選擇比、氧化層和硅的刻蝕角度和選擇比等參數。

根據這些結果,可以通過工藝研究驗證是否存在滿足條件的電學性能,或者在此范圍內是否無法實現特定的電學性能。

虛擬工藝節省了成本和時間

由于工藝假設是在開發早期甚至在硬件實現之前完成的,因此虛擬工藝無需制造真正的晶圓,即可驗證這些假設,節省了時間和費用。

該DRAM案例研究表明,通過在虛擬環境中執行大量的DOE和工藝變化研究,可以消除不相關DOE路徑的時間和成本,并快速實現性能和良率目標,從而加快產品上市時間。


審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5735

    瀏覽量

    235915
  • DRAM
    +關注

    關注

    40

    文章

    2325

    瀏覽量

    183768
  • 虛擬工藝
    +關注

    關注

    0

    文章

    5

    瀏覽量

    6352

原文標題:借助虛擬工藝加速CMOS工藝優化

文章出處:【微信號:深圳市賽姆烯金科技有限公司,微信公眾號:深圳市賽姆烯金科技有限公司】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    借助虛擬工藝加速工藝優化

    二維 (2D) 設計規則檢查 (DRC) 已不足以用來規范設計以達成特定性能和良率目標的要求。同時完全依賴實驗設計 (DOE) 來進行工藝表征和優化也變得難以操作。
    發表于 07-03 16:27 ?1423次閱讀
    <b class='flag-5'>借助</b><b class='flag-5'>虛擬</b><b class='flag-5'>工藝</b><b class='flag-5'>加速</b><b class='flag-5'>工藝</b><b class='flag-5'>優化</b>

    CMOS工藝

    CMOS是一個簡單的前道工藝,大家能說說具體process嗎
    發表于 01-12 14:55

    請問DAC7731的數字部分是bipolar工藝還是cmos工藝

    請問DAC7731的數字部分是bipolar工藝還是cmos工藝? 管腳懸空時是高阻狀態還是什么電平狀態? 手冊中對于不使用的管腳是懸空不做處理,是否意味著管腳有確定狀態,無需管理?
    發表于 11-26 07:34

    有關半導體工藝的問題

    問個菜的問題:半導體(或集成電路)工藝   來個人講講 半導體工藝 集成電路工藝工藝 CMOS
    發表于 09-16 11:51

    CMOS工藝鋰電池保護電路圖的實現

    CMOS工藝鋰電池保護電路圖的實現
    發表于 08-06 11:06

    怎么采用標準CMOS工藝設計RF集成電路?

      近年來,有關將CMOS工藝在射頻(RF)技術中應用的可能性的研究大量增多。深亞微米技術允許CMOS電路的工作頻率超過1GHz,這無疑推動了集成CMOS射頻電路的發展。目前,幾個研究
    發表于 08-22 06:24

    《炬豐科技-半導體工藝CMOS 單元工藝

    書籍:《炬豐科技-半導體工藝》文章:CMOS 單元工藝編號:JFSJ-21-027作者:炬豐科技網址:http://www.wetsemi.com/index.html晶圓生產需要三個一般過程:硅
    發表于 07-06 09:32

    CMOS工藝

    CMOS工藝,具體的是CMOS結構對集成電路設計有幫助,謝謝
    發表于 03-18 15:35 ?21次下載

    IC工藝,CMOS工藝,MEMS工藝有什么關系和區別?

    而mems即微機電系統,是一門新興學科和領域,跟ic有很大的關聯,當然mems工藝也和cmos工藝會有很大的相似之處,現在的發展方向應該是把二者集成到一套的工藝上來. 對mems不是
    發表于 07-13 14:40 ?2.1w次閱讀

    如何使用虛擬工藝加速工藝優化

    我們不斷向先進的 CMOS 的微縮和新存儲技術的轉型,導致半導體器件結構的日益復雜化。例如,在 3D NAND 內存中,容量的擴展通過垂直堆棧層數的增加來實現,在保持平面縮放比例恒定的情況下,這帶來
    發表于 12-25 11:23 ?4次下載

    通過虛擬工藝加速工藝優化

    該DRAM案例研究表明,通過在虛擬環境中執行大量的DOE和工藝變化研究,可以消除不相關DOE路徑的時間和成本,并快速實現性能和良率目標,從而加快產品上市時間。
    的頭像 發表于 12-24 17:57 ?612次閱讀

    CMOS工藝流程介紹

    CMOS工藝流程介紹,帶圖片。 n阱的形成 1. 外延生長
    發表于 07-01 11:23 ?41次下載

    N阱CMOS工藝版圖

    CMOS工藝是在PMOS和NMOS工藝基礎上發展起來的。
    的頭像 發表于 07-06 14:25 ?3970次閱讀
    N阱<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>版圖

    什么是BCD工藝?BCD工藝CMOS工藝對比

    BCD(Bipolar-CMOS-DMOS)工藝技術是將雙極型晶體管、CMOS(互補金屬氧化物半導體)和DMOS(雙擴散金屬氧化物半導體)晶體管技術組合在單個芯片上的高級制造工藝
    發表于 03-18 09:47 ?6674次閱讀
    什么是BCD<b class='flag-5'>工藝</b>?BCD<b class='flag-5'>工藝</b>與<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>對比

    HV-CMOS工藝制程技術簡介

    的成本相對傳統的CMOS 要高很多。對于一些用途單一的LCD 和LED高壓驅動芯片,它們的要求是驅動商壓信號,并沒有大功率的要求,所以一種基于傳統 CMOS 工藝制程技術的低成本的HV-CMO
    的頭像 發表于 07-22 09:40 ?3229次閱讀
    HV-<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>制程技術簡介
    主站蜘蛛池模板: 7756短视频 | 色多多污网站在线观看 | 久久久久毛片免费观看 | 亚洲精品国偷拍电影自产在线 | 欧美精品成人一区二区在线观看 | bl撅高扒开臀缝哦 | 久久机热视频免费 | 4388成人 | 夜夜穞狠狠穞 | 九热这里只有精品 | 国产婷婷综合在线视频中文 | 韩国三级久久精品 | 美女拉开腿让男生桶到爽 | 亚洲专区中文字幕视频专区 | 蜜柚免费视频高清观看在线 | 免费人成视频19674不收费 | 色拍拍噜噜噜啦啦新网站 | 黄色网址在线看 | 娇喘嗯嗯 轻点啊视频福利 娇喘高潮教室h | japansemature护士 JAPANRCEP老熟妇乱子伦视频 | 丰满的女朋友韩国版在线观看 | 久久国产香蕉 | 野花日本完整版在线观看免费高清 | 成人免费视频网站www | 欧美日韩亚洲一区二区三区在线观看 | 玩弄放荡人妻一区二区三区 | 海角社区在线视频播放观看 | 伊人影院蕉久 | 中文字幕伊人香蕉在线 | 亚洲 欧美 日本 国产 高清 | 亚洲永久精品AV在线观看 | 边摸边吃奶边做下面视频 | 国产九九九九九九九A片 | 色狠狠xx| 国产AV综合手机在线观看 | 不卡一区二区高清观看视频 | 一本一本之道高清在线观看 | 啦啦啦 中国 日本 高清 在线 | 护士日本ⅹxxx丰满hd | 99re28久久热在线观看 | 先锋影音av最新资源 |