提起技術(shù)領(lǐng)域最著名的信條，摩爾定律當(dāng)然不能不提。50多年以來，摩爾定律一直在說明和預(yù)測晶體管會(huì)縮小，就像約每兩年出現(xiàn)一個(gè)轉(zhuǎn)折點(diǎn)（稱為技術(shù)節(jié)點(diǎn)）一樣。就像一些基于物理原理的末日時(shí)鐘一樣，工程師們一直在設(shè)法使一塊硅片能容納的晶體管數(shù)量定期增加一倍，因此，節(jié)點(diǎn)的數(shù)量在過去幾十年里不斷減少。戈登?摩爾首次提出以他的名字命名的這一規(guī)律時(shí)，還沒有節(jié)點(diǎn)這種東西，那時(shí)一塊集成電路上只有約50個(gè)晶體管。不過，幾十年的努力加上數(shù)千億美元的投資后，我們的技術(shù)取得了巨大的進(jìn)步。如果你正在使用高端智能手機(jī)閱讀本文，那么你手機(jī)的處理器使用的技術(shù)就被稱為7納米節(jié)點(diǎn)。這意味著1平方毫米的硅中有大約1億個(gè)晶體管。5納米節(jié)點(diǎn)制造的處理器現(xiàn)已經(jīng)在生產(chǎn)之中，行業(yè)領(lǐng)軍者可能正在致力于在10年內(nèi)生產(chǎn)出1納米節(jié)點(diǎn)的產(chǎn)品。之后呢？畢竟，1納米還不足5個(gè)硅原子的直徑寬。因此，我們有理由認(rèn)為摩爾定律很快便會(huì)消失，未來不會(huì)再出現(xiàn)半導(dǎo)體制造技術(shù)進(jìn)步帶來的處理能力上的進(jìn)一步飛躍，而固態(tài)硬件工程是一條沒有出路的職業(yè)道路。不過事實(shí)并非如此。半導(dǎo)體技術(shù)節(jié)點(diǎn)系統(tǒng)描繪的圖景是錯(cuò)誤的。7納米晶體管的大多數(shù)關(guān)鍵特性實(shí)際上比7納米大得多，而且這種命名法和物理現(xiàn)實(shí)之間脫節(jié)的情況已經(jīng)持續(xù)了約20年。雖然這并不是什么秘密，但確實(shí)會(huì)帶來一些不良的后果。

首先，對“節(jié)點(diǎn)”的持續(xù)關(guān)注掩蓋了一個(gè)事實(shí)，那就是即使互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）晶體管的幾何形狀無法再壓縮，半導(dǎo)體技術(shù)仍然能夠以切實(shí)可行的方式繼續(xù)推動(dòng)計(jì)算能力的發(fā)展。此外，對半導(dǎo)體發(fā)展而言，持續(xù)的以節(jié)點(diǎn)為中心的看法不能像過去那樣以行業(yè)刺激的方式為其指明前進(jìn)方向。最后，讓人難以釋懷的是，大量股票被投入到一個(gè)根本毫無意義的數(shù)字上。

我們已經(jīng)開始有更好的替代方式來記錄該行業(yè)的里程碑了。可是在這個(gè)眾所周知的競爭行業(yè)里，專家會(huì)團(tuán)結(jié)起來選擇其一嗎？希望他們會(huì)，這樣我們就能再次以有效的方式來衡量當(dāng)今世界上最大、最重要和最具活力的產(chǎn)業(yè)之一的進(jìn)步。

那么，對于這一項(xiàng)可以說是過去百年來最重要的技術(shù)，我們是怎樣讓它的進(jìn)步仿佛是自然而然走到終點(diǎn)的？自1971年英特爾4004微處理器發(fā)布以來，金屬氧化物半導(dǎo)體（MOS）晶體管的體積縮小了大約1/1 000，而單塊芯片上的晶體管數(shù)量增加了約1 500萬倍。衡量這種集成密度上的極大進(jìn)步的指標(biāo)主要是尺寸，即金屬半節(jié)距和柵極長度。在很長一段時(shí)間里，它們的數(shù)字都差不多。

金屬半節(jié)距是芯片上從一個(gè)金屬互連開始到下一個(gè)金屬互連開始的距離的一半。在近十年來仍占主導(dǎo)地位的二維晶體管或“平面”晶體管設(shè)計(jì)中，柵極長度表示晶體管的源極和漏極之間的空間。這個(gè)空間里有柵極堆棧，它控制著源極和漏極之間的電子流。從歷史上來看，它是決定晶體管性能最重要的標(biāo)準(zhǔn)，因?yàn)闁艠O較短的設(shè)備開關(guān)速度更快。

在柵極長度和金屬半節(jié)距大致相等的年代，它們代表了芯片制造工藝的關(guān)鍵特征，也就是節(jié)點(diǎn)數(shù)。通常每一代芯片上的這些特征會(huì)縮小30%。尺寸大大縮小能夠使晶體管密度增加1倍，因?yàn)榫匦蔚膞和y邊減小30%意味著其面積減半。

在20世紀(jì)70和80年代，使用柵極長度和半節(jié)距作為節(jié)點(diǎn)數(shù)一直很有用，但在90年代中期，這兩個(gè)特征開始剝離。為了繼續(xù)大幅度提高速度和硬件效率，芯片制造商在縮小柵極長度方面比處理硬件的其他特征更積極。例如，使用130納米節(jié)點(diǎn)制造的晶體管，其柵極實(shí)際上只有70納米。其結(jié)果是摩爾定律中的密度倍增延續(xù)下來，但柵極長度不成比例地縮小了。不過，業(yè)內(nèi)在很大程度上還是延續(xù)著舊的節(jié)點(diǎn)命名慣例。

21世紀(jì)初的發(fā)展進(jìn)一步拉大了這種差距，因?yàn)樘幚砥饔龅搅撕碾娏康南拗?。工程師們還是在不斷改進(jìn)硬件。例如，讓晶體管的一部分硅受到應(yīng)力作用，使載流子在較低的電壓下更快地通過，從而提高CMOS設(shè)備的速度和功率效率，且不用大大縮短?hào)艠O長度。

當(dāng)電流泄漏問題迫使人們調(diào)整CMOS晶體管結(jié)構(gòu)時(shí)，情況更奇怪了。在2011年，英特爾在22納米節(jié)點(diǎn)上改用鰭式場效應(yīng)晶體管（FinFET）時(shí)，設(shè)備的柵極長度為26納米，半節(jié)距為40納米，鰭片寬度為8納米。

該行業(yè)的節(jié)點(diǎn)數(shù)“那時(shí)絕對沒有意義，因?yàn)榕c你的任務(wù)真正有關(guān)的晶粒，其任何尺寸都與節(jié)點(diǎn)數(shù)無關(guān)”，IEEE終身會(huì)士、英特爾的老將保羅?加吉尼（Paolo Gargini）說，他正在負(fù)責(zé)提出新的衡量標(biāo)準(zhǔn)。

半導(dǎo)體行業(yè)需要更好的技術(shù)，這是一種廣泛的共識(shí)，雖然這種共識(shí)并不普遍。有一種解決方案是簡單地根據(jù)晶體管重要實(shí)際特征的尺寸來重新調(diào)整命名。這并非是指依據(jù)柵極長度調(diào)整，因?yàn)樗巡皇亲钪匾奶卣?。相反，人們建議使用另外兩種參數(shù)，它們代表了制造邏輯晶體管所需區(qū)域的實(shí)際限制。一種參數(shù)叫接觸柵距，是指從一個(gè)晶體管的柵極到另一個(gè)晶體管柵極的最小距離。另一個(gè)重要的參數(shù)是金屬間距，是指兩個(gè)水平互連之間的最小距離。（沒有理由再將金屬間距分成兩半，因?yàn)闁艠O長度如今也不那么相關(guān)了。）

安謀國際科技股份有限公司（Arm）的首席研究工程師布萊恩?克萊恩（Brian Cline）解釋說，這兩個(gè)值是創(chuàng)造新過程節(jié)點(diǎn)中的邏輯的“最小公分母”。這兩個(gè)值的乘積很好地估算了晶體管的最小可能面積。每一個(gè)其他設(shè)計(jì)步驟（形成邏輯或SRAM單元、電路模塊）都會(huì)增加這一最小可能面積。他說：“良好的邏輯過程加上深思熟慮的物理設(shè)計(jì)特性，將使該值得到最小程度的降低?！?/p>

2020年4月，IEEE國際器件與系統(tǒng)路線圖（IRDS）主席保羅?A. 加吉尼（Paolo A. Gargini）提出使用一種包含3個(gè)數(shù)字的指標(biāo)讓該行業(yè)“回歸現(xiàn)實(shí)”，該指標(biāo)結(jié)合了接觸柵距（G）、金屬間距（M）和芯片上器件的層數(shù)（T，該數(shù)字對未來的芯片至關(guān)重要）。IRDS的前身是國際半導(dǎo)體技術(shù)路線圖（ITRS），ITRS是一個(gè)持續(xù)了幾十年的行業(yè)級組織，目前已不復(fù)存在，它曾預(yù)測了未來節(jié)點(diǎn)的各個(gè)方面，使相關(guān)行業(yè)及其供應(yīng)商有了統(tǒng)一的目標(biāo)。

“評估晶體管密度時(shí)只需要知道這3個(gè)參數(shù)?！奔蛹嵴f，他也曾是ITRS的負(fù)責(zé)人。

IRDS的路線圖顯示，即將推出的5納米芯片有著48納米的接觸柵距、36納米的金屬間距，且為單層，因此其指標(biāo)為G48M36T1。雖然該命名尚未真正落實(shí)，但其傳達(dá)的信息比“5納米節(jié)點(diǎn)”更有用。

與節(jié)點(diǎn)命名法一樣，該GMT度量標(biāo)準(zhǔn)中的接觸柵距和金屬間距值會(huì)在10年里繼續(xù)縮小。不過其縮小速度會(huì)越來越慢，按照目前的發(fā)展速度，大約會(huì)在10年后達(dá)到終點(diǎn)。到那時(shí)，金屬間距將接近遠(yuǎn)紫外線光刻能達(dá)到的極限。雖然上一代光刻機(jī)的成本效益遠(yuǎn)遠(yuǎn)超過了193納米波長的限制，但遠(yuǎn)紫外線可能達(dá)不到這種程度。

“光刻工藝大約會(huì)在2029年達(dá)到極限?！奔蛹嵴f，在那之后，“進(jìn)步方式就是堆疊……這是提高密度的唯一方法?！?/p>

此時(shí)層數(shù)（T）開始變得重要。如今先進(jìn)的硅CMOS是單層晶體管，這些晶體管由十多層金屬互連連接成電路。如果能制造出兩層晶體管，我們就能一舉將設(shè)備的密度提高1倍。

對于硅CMOS來說，相關(guān)技術(shù)目前還處于實(shí)驗(yàn)室階段，但其問世的時(shí)間應(yīng)該不會(huì)太遠(yuǎn)。十年多來，工業(yè)研究人員一直在探索“整體式3D集成電路”芯片，它由一層層搭建的晶體管組成。這并不容易，因?yàn)楣杼幚頊囟韧ǔ：芨撸ㄔ煲粚涌赡軙?huì)破壞另一層。盡管如此，一些工業(yè)研究機(jī)構(gòu)（尤其是比利時(shí)的納米技術(shù)研究公司（Imec）、法國的CEA-Leti和美國的英特爾）正在開發(fā)一種可以在CMOS邏輯上疊加建造通道金屬氧化半導(dǎo)體（NMOS）和P溝道金屬氧化半導(dǎo)體（PMOS）這兩種晶體管的技術(shù)。

即將到來的非硅技術(shù)甚至可以更快地實(shí)現(xiàn)3D構(gòu)建。例如，麻省理工學(xué)院的馬克斯?舒勒克（Max Shulaker）教授和他的同事已經(jīng)在開發(fā)依靠碳納米晶體管層的3D芯片。由于可以在相對較低的溫度下加工這些器件，所以其多層搭建比硅設(shè)備中的多層搭建更容易。

另一些人則致力于在硅上的金屬互連層內(nèi)構(gòu)建邏輯或存儲(chǔ)單元，包括微型機(jī)械繼電器和薄如原子的半導(dǎo)體（如二硫化鎢）制成的晶體管。

大約1年前，一群著名的學(xué)者相聚在加州大學(xué)伯克利分校，提出了他們自己的度量標(biāo)準(zhǔn)。

這個(gè)非正式小組的成員包括半導(dǎo)體研究領(lǐng)域的一些大名鼎鼎的人物。2019年6月會(huì)議上的3位加州大學(xué)伯克利分校工程師都參與了FinFET項(xiàng)目，分別是胡正明、金智杰（Tsu-Jae King Liu）、杰弗里?博科（Jeffrey Bokor）。博科是該校電氣工程系的主席，胡正明曾擔(dān)任世界上最大的半導(dǎo)體制造公司臺(tái)積電（TSMC）的技術(shù)總監(jiān)，2020年獲得了IEEE榮譽(yù)勛章。金智杰是工程學(xué)院院長，也是英特爾董事會(huì)的董事。來自加州大學(xué)伯克利分校的與會(huì)者沙耶夫?薩拉赫?。⊿ayeef Salahuddin）則是開發(fā)鐵電裝置的先驅(qū)。

斯坦福大學(xué)的小組成員包括黃漢森，他是教授，也是臺(tái)積電的企業(yè)研究副總裁；蘇哈西什?米特拉（Subhasish Mitra），發(fā)明了一項(xiàng)重要的自測技術(shù)，并與黃漢森合作開發(fā)了第一臺(tái)基于碳納米管的計(jì)算機(jī)；詹姆斯?D. 普盧默（James D. Plummer），英特爾的前董事會(huì)成員，也是斯坦福大學(xué)任職時(shí)間最長的工程系院長。此外，臺(tái)積電的研究員凱雷姆?阿卡爾瓦達(dá)爾（Kerem Akarvardar）和麻省理工學(xué)院的迪米特里?安東尼迪斯（Dimitri Antonidis）隨后也加入了該小組。

金智杰說，他們都感到自己所在的領(lǐng)域?qū)?yōu)秀學(xué)生，尤其是美國學(xué)生的吸引力正在下降。這種現(xiàn)狀背后的邏輯似乎很簡單：如果一個(gè)領(lǐng)域從現(xiàn)在起的10年內(nèi)都不可能取得進(jìn)步，那么為什么還要花4～6年的時(shí)間來進(jìn)行相關(guān)學(xué)習(xí)？她表示，當(dāng)“我們需要越來越多的創(chuàng)新解決方案來繼續(xù)推動(dòng)計(jì)算機(jī)技術(shù)的發(fā)展”時(shí)，這種對優(yōu)秀學(xué)生缺乏吸引力的現(xiàn)象就出現(xiàn)了。

專家們希望能找到一種可以打破節(jié)點(diǎn)“末日時(shí)鐘氛圍”的度量標(biāo)準(zhǔn)。他們認(rèn)為，最重要的是這個(gè)度量應(yīng)該沒有自然終點(diǎn)。換句話說，數(shù)量應(yīng)該隨著技術(shù)進(jìn)步上升，而不是下降。它還必須簡單、準(zhǔn)確，而且要與提高半導(dǎo)體技術(shù)的主要目的（即擁有更強(qiáng)大的計(jì)算系統(tǒng)）相關(guān)。

要實(shí)現(xiàn)該目標(biāo)，他們希望不僅僅是像IRDS的GMT度量標(biāo)準(zhǔn)那樣只描述制造處理器所使用的技術(shù)。他們想要的指標(biāo)不僅要能考慮處理器，還能考慮影響整個(gè)計(jì)算機(jī)系統(tǒng)性能的其他關(guān)鍵因素。這可能看起來過于雄心勃勃，但它卻與計(jì)算機(jī)正在發(fā)展的方向吻合。

打開英特爾Stratix 10現(xiàn)場可編程門陣列（FPGA）的封裝，你會(huì)發(fā)現(xiàn)它不僅僅是一個(gè)FPGA處理器。在封裝內(nèi)，處理器晶粒被一系列“小芯片”包圍，值得注意的是，其中有兩個(gè)高帶寬動(dòng)態(tài)隨即存取存儲(chǔ)器（DRAM）芯片。其中，一小片硅蝕刻了密集的互連線陣列，將處理器連接到存儲(chǔ)器。

計(jì)算機(jī)最基本的就是邏輯、存儲(chǔ)以及它們之間的連接。為了形成新的度量方法，黃漢森和他的同事選擇將每個(gè)組件的密度作為參數(shù)，稱為DL、DM和DC，把腳注連在一起，稱其為LMC度量。

LMC度量的提出者表示，DL、DM和DC的改進(jìn)共同對計(jì)算系統(tǒng)的總體速度和能源效率起主要作用，特別是在當(dāng)今以數(shù)據(jù)為中心的計(jì)算時(shí)代。他們繪制了歷史數(shù)據(jù)，揭示了邏輯、存儲(chǔ)和連通性的增長之間的關(guān)聯(lián)，這種關(guān)聯(lián)表明DL、DM和DC的平衡增長已經(jīng)持續(xù)了幾十年。他們認(rèn)為，這種平衡隱含在計(jì)算機(jī)架構(gòu)中，而且令人驚訝的是，它適用于復(fù)雜程度不同的各類計(jì)算系統(tǒng)（從移動(dòng)和桌面處理器到世界上運(yùn)行速度最快的超級計(jì)算機(jī)）。黃漢森說，這種均衡的增長表明，未來也需要類似的改善。

?在LMC度量中，DL是邏輯晶體管的密度，即每平方毫米的元件數(shù)量。DM是一個(gè)系統(tǒng)的主要存儲(chǔ)單元的密度，即每平方毫米的存儲(chǔ)單元，DC是邏輯與主存儲(chǔ)器之間的連接密度，即每平方毫米的互連數(shù)量。如果有多層器件或3D芯片堆棧，那么該平方毫米上的整個(gè)體積就顯得很重要。

DL也許這三者中我們最熟悉的，因?yàn)樽詮牡谝粋€(gè)集成電路問世以來，人們就一直在計(jì)算芯片上的晶體管數(shù)量。這聽起來很簡單，其實(shí)不然。處理器上不同類型的電路密度不同，很大程度上是因?yàn)檫B接設(shè)備的互連。邏輯芯片最密集的部分通常是構(gòu)成處理器緩存的靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM），它會(huì)存儲(chǔ)數(shù)據(jù)以便快速重復(fù)訪問。這些緩存是很大的六晶體管單元列陣，這些單元緊密地封裝在一起的一部分原因是它們很規(guī)則。按照這種衡量方法，目前最高的DL是一個(gè)135兆比特的SRAM陣列，它使用的是臺(tái)積電的5納米工藝，其封裝相當(dāng)于每平方毫米2.86億個(gè)晶體管。按照擬議命名法，它稱為“286M”。

不過邏輯塊比嵌入其中的SRAM更復(fù)雜、更不統(tǒng)一，也更不密集。因此僅憑SRAM判斷一項(xiàng)技術(shù)可能不公平。2017年，時(shí)任英特爾高級研究員的馬克?波爾（Mark Bohr）提出了一個(gè)使用一些普通邏輯單元加權(quán)密度的公式。該公式考慮了一種簡單且普遍存在的雙輸入四晶體管NAND柵極和一種叫做掃描觸發(fā)器的常見但較復(fù)雜電路的單位面積晶體管計(jì)數(shù)。該公式根據(jù)典型設(shè)計(jì)中這種小柵極和大單元的比例來計(jì)算其重量，得出一個(gè)每平方毫米晶體管的結(jié)果。波爾當(dāng)時(shí)說，SRAM的密度不同，所以應(yīng)該分開測量。

根據(jù)超微半導(dǎo)體公司（AMD）高級研究員凱文?吉萊斯皮（Kevin Gillespie）的說法，AMD內(nèi)部也使用了類似的方式。他說，如果一種衡量方式不考慮設(shè)備是如何連接的，那它就不準(zhǔn)確。

幾位專家則單獨(dú)提出了另一種可能性，即測量一些互相認(rèn)可的、大塊半導(dǎo)體設(shè)計(jì)的平均密度，如安謀的一種廣泛可用的處理器設(shè)計(jì)。

事實(shí)上，安謀的克萊因稱，安謀放棄了嘗試使用單一度量，轉(zhuǎn)而從完整的處理器設(shè)計(jì)中提取功能電路塊的密度。他說：“我認(rèn)為不存在能夠適用于所有硬件應(yīng)用的、一刀切的邏輯密度度量方法?！币?yàn)樾酒拖到y(tǒng)的類型多種多樣。他指出，不同類型的處理器（CPU、GPU、神經(jīng)網(wǎng)絡(luò)處理器、數(shù)字信號(hào)處理器）具有不同的邏輯和靜態(tài)存儲(chǔ)器比率。

最后，LMC的發(fā)起者選擇不指定某種特定的度量方法測量DL，將其留給業(yè)內(nèi)討論。

測量DM比較簡單。目前，主存儲(chǔ)通常指的是DRAM，因?yàn)樗鼉r(jià)格便宜、耐用、讀寫速度相對較快。

一個(gè)DRAM單元包括控制著電容器訪問的單個(gè)晶體管，而電容器將比特存儲(chǔ)為電荷。電荷會(huì)隨著時(shí)間的推移而泄漏，因此必須定期刷新單元。如今，電容器建立在硅上方的互連層，因此密度不僅受晶體管尺寸的影響，還受互連的幾何形狀的影響。LMC小組在已出版文獻(xiàn)中能找到的最高DM值來自三星。2018年，該公司詳細(xì)介紹了DRAM技術(shù)，其密度為每平方毫米2億個(gè)單元（200M）。

DRAM可能也無法一直維持在主存儲(chǔ)器中的地位?？商娲拇鎯?chǔ)器技術(shù)（如磁阻RAM、鐵電RAM、電阻RAM和相變RAM）現(xiàn)在已經(jīng)投入商業(yè)生產(chǎn)，有些是嵌入處理器的存儲(chǔ)器，有些是獨(dú)立芯片。

當(dāng)今的計(jì)算系統(tǒng)中，在主存儲(chǔ)器和邏輯之間提供充足的連接是主要瓶頸。從歷史上來看，人們一直采用封裝級技術(shù)來制造處理器和存儲(chǔ)之間的互連（DC所衡量的內(nèi)容），而不是采用芯片制造技術(shù)。與邏輯密度和存儲(chǔ)密度相比，幾十年來DC的改善并不穩(wěn)定。相反，隨著新封裝技術(shù)的引入和精進(jìn)，DC的提高呈現(xiàn)出非連續(xù)的特點(diǎn)。近十年來的變化尤其大，片上系統(tǒng)（SoC）已經(jīng)開始給緊密結(jié)合在硅中介層（稱為2.5D系統(tǒng)）上或堆疊在3D結(jié)構(gòu)上的小芯片讓路。目前已知的最高DC來自采用臺(tái)積電集成芯片系統(tǒng)3D芯片堆疊技術(shù)制造的系統(tǒng)，該系統(tǒng)每平方毫米有1.2萬個(gè)互連（12K）。

不過，DC不一定要將邏輯連接到一個(gè)單獨(dú)的存儲(chǔ)芯片上。在某些系統(tǒng)中，主存儲(chǔ)器是完全嵌入的。例如，Cerebras系統(tǒng)的機(jī)器學(xué)習(xí)大型芯片完全依賴嵌入在一塊巨大硅片上的邏輯磁芯附近的SRAM。

LMC的提出者建議，將結(jié)合DL、DM和DC這3個(gè)最佳參數(shù)的系統(tǒng)命名為260M、200M、12K。

英特爾的首席技術(shù)官邁克爾?梅伯里（Michael Mayberry）認(rèn)為，用一個(gè)數(shù)字來描述半導(dǎo)體節(jié)點(diǎn)先進(jìn)程度的時(shí)代已經(jīng)一去不復(fù)返了。不過，原則上他還是贊成我們要有一個(gè)全面的系統(tǒng)級度量方式。他說：“選擇即使不完美但已經(jīng)達(dá)成一致的方式，也比當(dāng)前的節(jié)點(diǎn)命名法更有用?！?

他希望LMC能夠得到進(jìn)一步的擴(kuò)展，明確需要測量什么以及如何測量。例如，關(guān)于DM值，梅伯里說它可能需要與具體存儲(chǔ)器相關(guān)，該存儲(chǔ)器應(yīng)與其服務(wù)的處理器位于相同的芯片封裝。他補(bǔ)充說，“主存儲(chǔ)器”的內(nèi)容可能也需要微調(diào)。將來，處理器和數(shù)據(jù)存儲(chǔ)設(shè)備之間可能會(huì)存在多層存儲(chǔ)器。例如，英特爾和美光制造了3D XPoint存儲(chǔ)器，這是一種介于DRAM和存儲(chǔ)器之間的非易失系統(tǒng)。

進(jìn)一步的批評之聲則提出，像LMC這種基于密度的度量標(biāo)準(zhǔn)和GMT這種基于光刻技術(shù)的度量標(biāo)準(zhǔn)都偏離了晶圓用戶和內(nèi)存芯片制造商的需求。AMD的吉萊斯皮說：“除了面積（密度），還有性能、功率和成本。”每一個(gè)芯片設(shè)計(jì)都圍繞著這4個(gè)因素進(jìn)行權(quán)衡，“沒有哪個(gè)單獨(dú)的數(shù)字能夠說明節(jié)點(diǎn)的好壞?！泵凡镅a(bǔ)充道。

全球第三大DRAM制造商美光科技的高級研究員兼副總裁古特伊?辛格?桑杜（Gurtej Singh Sandhu）說：“內(nèi)存和存儲(chǔ)最重要的衡量標(biāo)準(zhǔn)還是每比特的成本。其他幾個(gè)因素（包括基于特定市場應(yīng)用的各種性能指標(biāo)）也在密切考慮之內(nèi)?！?/p>

還有人甚至認(rèn)為目前無需新的度量標(biāo)準(zhǔn)。格羅方德公司負(fù)責(zé)工程和質(zhì)量的高級副總裁格雷格?巴特利特（Gregg Bartlett）表示，這些措施“只對以規(guī)?；癁橹鲗?dǎo)的應(yīng)用有用”，該公司于2018年放棄了對7納米工藝的追求?！爸挥猩贁?shù)幾家公司從事這方面的生產(chǎn)，客戶和應(yīng)用的數(shù)量也有限，因此它與絕大多數(shù)半導(dǎo)體行業(yè)的關(guān)聯(lián)度較低?！敝挥杏⑻貭?、三星和臺(tái)積電在追求最后幾個(gè)CMOS邏輯節(jié)點(diǎn)，這幾家公司都不是小角色，它們在全球半導(dǎo)體生產(chǎn)中占有重要地位。

巴特利特的公司并不屬于這一行列，他認(rèn)為，CMOS邏輯與專業(yè)技術(shù)（例如嵌入式非易失存儲(chǔ)器和毫米波無線電等）結(jié)合對該行業(yè)的未來比規(guī)?；匾?/p>

毫無疑問，持續(xù)的規(guī)?；瘜υS多半導(dǎo)體消費(fèi)者都很重要。LMC度量和GMT度量的提出者都有一種緊迫感，不過原因不同。對于黃漢森和LMC的支持者來說，在一個(gè)晶體管規(guī)?；辉倌敲粗匾臅r(shí)代，該行業(yè)需要明確自己的長期未來，這樣他們才能招募到技術(shù)人才來實(shí)現(xiàn)這一領(lǐng)域的未來。

對于加吉尼和GMT的支持者來說，此舉是為了讓該行業(yè)步入正軌。在他看來，度量不同步，行業(yè)的效率就較低?！斑@會(huì)提高失敗的可能性?！彼f?！霸龠^10年”，硅CMOS的縮小就會(huì)完全止步，我們?nèi)〉帽匾黄埔岳^續(xù)提高計(jì)算能力的時(shí)間“并不充裕”。

審核編輯 ：李倩