電子發(fā)燒友網(wǎng)報道（文/吳子鵬）當前，終端市場需求呈現(xiàn)多元化、智能化的發(fā)展趨勢，芯片制造則已經(jīng)進入后摩爾定律時代，這就導致先進的工藝制程雖仍然是芯片性能提升的重要手段，但效果已經(jīng)不如從前，先進封裝得到了業(yè)界的廣泛重視。

日前，由博聞創(chuàng)意會展主辦的第八屆中國系統(tǒng)級封裝大會SiP Conference China2024·蘇州站成功召開，大會演講主要圍繞 “AI/大算力應用”“存儲/高速互連應用”“新工藝及材料”三大主題。通過嘉賓的分享可以明顯感受到，在后摩爾定律時代，AI大算力應用對芯片發(fā)展有著積極的帶動作用，為了打造更強的高性能計算芯片，產(chǎn)業(yè)界從EDA、制造、封裝、存儲等多角度入手，全面推動集成芯片系統(tǒng)化發(fā)展。下面，我們來分享幾個來自SiP Conference China2024·蘇州站的解決方案，幫助大家捕捉技術發(fā)展的最前沿。

系統(tǒng)級創(chuàng)新打破“四力”挑戰(zhàn)

在大會致辭環(huán)節(jié)，中國半導體行業(yè)協(xié)會副秘書長兼封測分會秘書長徐冬梅表示，隨著信息技術的飛速發(fā)展，半導體行業(yè)迎來了前所未有的變革，特別是在后摩爾定律時代，異構集成和先進封裝技術已經(jīng)成為行業(yè)發(fā)展的關鍵推動力。這些創(chuàng)新技術不僅能夠滿足高性能計算、人工智能（AI）、自動駕駛等新興領域?qū)π酒阅艿臉O致追求，更為整個芯片產(chǎn)業(yè)鏈帶來了更加廣闊的市場空間。

談到產(chǎn)業(yè)變革，芯和半導體副總裁倉巍談到了當前AI快速發(fā)展給半導體產(chǎn)業(yè)帶來的一些具體挑戰(zhàn)，主要是“四力”——算力、存力、運力和電力。可以簡單理解為，目前GPU等計算芯片的算力發(fā)展跟不上AI對于算力的需求，然而內(nèi)存帶寬、I/O傳輸能力、總線傳輸能力也在限制算力的輸出。此外，高性能計算芯片和大規(guī)模數(shù)據(jù)中心/智算中心消耗了巨量的電能，對電力系統(tǒng)提出了非常高的要求。

對于倉巍談到的“四力”，產(chǎn)業(yè)界定然很有感觸，因為它們經(jīng)常被稱為“四道墻”。為了突破這“四道墻”的限制，產(chǎn)業(yè)界進行了非常多的創(chuàng)新，比較典型的創(chuàng)新成果是英偉達公司Blackwell GB200 GPU，擁有2080億個晶體管，可提供高達20petaflops的FP4算力。在實現(xiàn)上，GB200將兩個B200和一個Grace CPU進行配對，再通過NVLink連接在一起。和H100相比，GB200的性能是其7倍，訓練速度是其4倍，且能耗更低。

倉巍認為，英偉達Blackwell GB200 GPU代表著芯片公司向系統(tǒng)發(fā)展的大趨勢，也證明集成芯片系統(tǒng)級創(chuàng)新是引領半導體行業(yè)克服“四力”挑戰(zhàn)的主要途徑。為了實現(xiàn)集成芯片系統(tǒng)級創(chuàng)新，高頻高速互聯(lián)技術、Chiplet異構集成以及配套EDA工具和先進封裝技術將成為后續(xù)芯片行業(yè)發(fā)展的主要技術趨勢。芯和半導體在此過程中，能夠提供端到端的多物理場仿真EDA，賦能AI硬件系統(tǒng)設計。

先進封裝的技術探索

根據(jù)市場調(diào)研機構TrendForce的預測數(shù)據(jù)，預計2025年英偉達Blackwell GB200 GPU的出貨量將超過100萬顆，占英偉達高端GPU芯片業(yè)務的四成。Blackwell GB200 GPU的成功也表明，基于臺積電CoWoS-S、CoWoS-L或CoWoS-R等先進封裝技術構建系統(tǒng)級封裝（SiP），是提升高性能計算芯片性能的有效途徑。

臺積電CoWoS-S、CoWoS-L和CoWoS-R代表著三種不同的技術類型，分別是硅中介層（Silicon Interposer）、重新布線層中介層（RDL Interposer）和結合局部硅互連和RDL中介層（Local Silicon Interconnect and RDL Interposer）。其中，硅中介層優(yōu)勢在于其精密的制造工藝和優(yōu)越的電性能，但價格昂貴；重新布線層中介層主要用于降低成本和適應不同類型的器件連接需求；結合局部硅互連和RDL中介層則是利用上述兩者的優(yōu)點以實現(xiàn)更高效的封裝和連接。

翊杰科技股份有限公司執(zhí)行長兼總經(jīng)理蘇進成指出，自CoWoS問世以來，通過在緊湊的平面并排集成多個芯片，與傳統(tǒng)的多芯片模塊（MCM）相比提供了更高的集成度，為了能夠排列更多的芯片、容納更多的晶體管從而提高系統(tǒng)性能，中介層面積需要不斷擴大。通過掩模光刻拼接技術，臺積電CoWoS-S目前將硅中介層面積擴展到相當于三個完整掩模尺寸，最多能夠?qū)崿F(xiàn)3個SOC/芯片和8個HBM共封。

蘇進成認為，在打造高性能AI計算芯片方面，HBM的重要性也是不容忽視的，是突破“存儲墻”的有效手段。HBM為High Bandwidth Memory的縮寫，即高帶寬內(nèi)存，可提供高速、高帶寬的內(nèi)存訪問。同時，HBM采用微凸塊和TSV技術，存儲和算力芯片信號傳輸路徑短，單引腳I/O速率較低，使HBM具備更好的內(nèi)存能效特性。

當然，通過先進封裝實現(xiàn)SiP封裝，技術路線并不局限于臺積電的CoWoS，比如臺積電關注的FOPLP（扇出型面板級封裝）技術未來潛力也非常大。FOPLP與扇出型晶圓級封裝（FOWLP）不同之處在于，F(xiàn)OPLP用較大的面板代替了晶圓，使用的材料、設備以及產(chǎn)品的線寬線距等存在差別。一般而言，F(xiàn)OPLP在同一工藝流程中能夠生產(chǎn)出更多的單個封裝體，在同樣面積的基板上能擺放更多的芯片，因而FOPLP具有更好的材料利用率和更低成本。

目前，F(xiàn)OPLP主要用于I/O密度低和粗線寬/線距的低端或中端應用，F(xiàn)OWLP主要用于 I/O密度高和細線寬/線距的高端應用。不過，奕成科技 VP & CTO方立志認為，現(xiàn)在做中低端的FOPLP就是一片紅海，做高端的FOPLP則擁有巨大的市場空間，是打造AI計算方案的可選路徑之一。尤其是在臺積電入局之后，高端FOPLP大有可為。

當然，方立志強調(diào)，F(xiàn)OPLP在高端應用中和FOWLP競爭的重點在于，工藝技術能力要和FOWLP相同，這樣才有競爭力。

不過，目前發(fā)展高端FOPLP還有非常多的挑戰(zhàn)，包括芯片位移、翹曲、細線路和細間距等。在翹曲方面，由于大型面板的熱膨脹系數(shù)（CTE）差異顯著，翹曲問題會導致工藝良率下降，高端AI方案的器件都非常貴，良率低是客戶無法接受的。

對于未來發(fā)展，方立志認為，板級封裝比晶圓級封裝更有前景，呼吁更多的業(yè)者參與其中。根據(jù)奕成科技官網(wǎng)新聞，2023年12月，奕成科技高端板級系統(tǒng)級封裝項目順利實現(xiàn)首款產(chǎn)品量產(chǎn)交付，進入產(chǎn)能爬坡的關鍵階段。

結語

不難看出，面對終端領域的高性能、多元化、智能化的需求，系統(tǒng)級創(chuàng)新已經(jīng)成為關鍵手段，當前晶圓級封裝由于在高端市場的技術領先優(yōu)勢，牢牢把控著市場，英偉達Blackwell GB200 GPU的成功也說明了這一點。不過，通過怎樣的先進封裝技術實現(xiàn)SiP封裝，技術路線并不是固定的，F(xiàn)OPLP后續(xù)的潛力是巨大的。當然要想打造更好的系統(tǒng)，EDA工具、存儲、高帶寬技術和材料技術也要跟上，SiP Conference China2024·蘇州站也有非常多的嘉賓談到了這些方面的創(chuàng)新。