4G一樣，5G技術(shù)也是在建設(shè)和商用中不斷完善，這會(huì)導(dǎo)致接入網(wǎng)設(shè)備設(shè)計(jì)挑戰(zhàn)不斷提升，如何應(yīng)對(duì)這樣的挑戰(zhàn)？我們來看看擅長(zhǎng)自我突破的賽靈思這回又搗鼓出了 什么新品？

目前，我們已經(jīng)進(jìn)入了5G的第二波建設(shè)階段，運(yùn)營(yíng)商提出了很多新的要求，如每個(gè)通道需要處理更多信息、需要更高的瞬時(shí)帶寬，需要有更高的集成度水平等，當(dāng)然也還有降低功耗、更高容量和更低成本的要求。

此外，運(yùn)營(yíng)商方面O-RAN（開放無(wú)線接入網(wǎng)） 和 TIP（Telecom Infrastructure Project，電信基礎(chǔ)設(shè)施項(xiàng)目）的推進(jìn)，也提出了開發(fā)基于開放和解耦架構(gòu)的5G基站設(shè)備的需求，以滿足運(yùn)營(yíng)商5G低成本建網(wǎng)和靈活快速網(wǎng)絡(luò)部署需求。尤其是O-RAN提出要將 基站將變成基于通用硬件的平臺(tái)，采用標(biāo)準(zhǔn)開放接口和硬件加速方案，實(shí)現(xiàn)軟、硬件解耦和組件模塊化，支持CU/DU/RU靈活部署。這些要求對(duì)5G基站設(shè)計(jì)提出了嚴(yán)峻的挑戰(zhàn)。

“要應(yīng)對(duì)這樣的挑戰(zhàn)只有依靠FPGA，有幾個(gè)原因，一是5G 時(shí)代的 ASIC NRE 成本比 4G 時(shí)代高出 3 倍，二是ASIC需要兩年設(shè)計(jì)周期，三是5G標(biāo)準(zhǔn)不斷在升級(jí)，ASIC 難以適應(yīng)5G NR 部署的變化，所以Zynq RFSoC DFE 是大規(guī)模部署的理想替代方案。”今天，Xilinx 公司有線與無(wú)線事業(yè)部高級(jí)總監(jiān)Gilles Garcia在接受電子創(chuàng)新網(wǎng)等媒體采訪時(shí)指出，“我們預(yù)計(jì)5G在未來十年還會(huì)不斷地升級(jí)，很多原來采用ASIC的客戶，都開始采用FPGA方案，賽靈思的Zynq RFSoC DFE可以說實(shí)現(xiàn)了兩個(gè)領(lǐng)域的最佳平衡，它是結(jié)合了FPGA和ASIC兩種器件的長(zhǎng)處。包括ASIC的成本、性能和功耗和FPGA的自適應(yīng)硬件和靈活性優(yōu)勢(shì)！ 我相信ASIC在大量無(wú)線電應(yīng)用中還是有競(jìng)爭(zhēng)力的，但由于5G市場(chǎng)的碎片化，50萬(wàn)臺(tái)以下市場(chǎng)，DFE的競(jìng)爭(zhēng)力很強(qiáng)！”

他提到的 賽靈思Zynq RFSoC DFE 就是我們今天要談的重點(diǎn)，也是賽靈思今天重磅發(fā)布的新品--Zynq? RFSoC DFE！這是一個(gè)集賽靈思設(shè)計(jì)大成的里程碑式產(chǎn)品！

可以說，這是一類全新的具有突破性意義的自適應(yīng)無(wú)線電平臺(tái)，旨在滿足不斷演進(jìn)的 5G NR 無(wú)線應(yīng)用標(biāo)準(zhǔn)。據(jù)Gilles Garcia介紹 Zynq RFSoC DFE，通過硬化的無(wú)線電IP的突破性集成，大大地提高了效率。由于實(shí)現(xiàn)了突破性集成，該器件能夠滿足5G NR部署的全部的新要求，并且可以實(shí)現(xiàn)兩倍的單位功耗性能。這是賽靈思唯一一個(gè)集成了無(wú)線的芯片，能夠緊跟5G演進(jìn)發(fā)展的自適應(yīng)硬件！

Zynq RFSoC DFE 將硬化的數(shù)字前端（ DFE ）模塊與靈活應(yīng)變的可編程邏輯相結(jié)合（下圖中藍(lán)色部分都是集成的硬IP），為涵蓋低、中、高頻段頻譜的廣泛用例打造了高性能、低功耗且經(jīng)濟(jì)高效的 5G NR 無(wú)線電解決方案。可以說，Zynq RFSoC DFE 在采用硬化模塊的 ASIC 的成本效益與可編程與自適應(yīng) SoC 的靈活性、可擴(kuò)展性及上市時(shí)間優(yōu)勢(shì)之間實(shí)現(xiàn)了最佳技術(shù)平衡。

需要指出的是，這個(gè)產(chǎn)品系列已經(jīng)迭代到第三代了，2016年，賽靈思推出了第一代Zynq RFSoC，主要覆蓋4GHz以下頻段，是2018年推出的第二代覆蓋5GHz以下頻段，主要針對(duì)中國(guó)和日本的頻段，現(xiàn)在的第三代，將在11月份實(shí)現(xiàn)量產(chǎn)，覆蓋到7.125GHz頻段。“從2017年到現(xiàn)在的大多數(shù)5G的NR早期產(chǎn)品，都是采用Zynq MPSoC/RFSoC進(jìn)行部署的。”Gilles Garcia強(qiáng)調(diào)。“當(dāng)然這三代產(chǎn)品也都支持毫米波頻譜和頻帶，從24—52GHz都支持，但我們今天推出的這款新產(chǎn)品，卻不是簡(jiǎn)簡(jiǎn)單單的一個(gè)Zynq RFSoC的升級(jí)，它是一個(gè)質(zhì)變，它針對(duì)無(wú)線市場(chǎng)，能夠包含所有的硬化DFE鏈。”

如何應(yīng)對(duì)5G多樣性需求

5G 無(wú)線電所需的解決方案，不僅要滿足廣泛部署所提出的帶寬、功耗和成本挑戰(zhàn)，還必須適應(yīng)三大關(guān)鍵 5G 用例：增強(qiáng)型移動(dòng)寬帶（ eMBB ）、大規(guī)模機(jī)器類通信（ mMTC ）以及超可靠低時(shí)延通信（ URLLC ）。

Gilles Garcia此外，解決方案必須能夠隨不斷演進(jìn)的 5G 標(biāo)準(zhǔn)進(jìn)行擴(kuò)展，如 OpenRAN（ O-RAN ）、全新的顛覆性 5G 商業(yè)模式。從下圖看，即使是5G大規(guī)模的部署，4G也不會(huì)消失。我們有很多的運(yùn)營(yíng)商，希望無(wú)線電能同時(shí)支持4G和5G或者支持多模。Zynq RFSoC DFE可在單個(gè)無(wú)線電單元上，為多模式，包括LTE和5G和RAN共享提供支撐。

Zynq RFSoC DFE 集成了針對(duì) 5G NR 性能與節(jié)電要求而硬化的 DFE 應(yīng)用專用模塊，同時(shí)還提供了結(jié)合可編程自適應(yīng)邏輯的靈活性，從而為日益發(fā)展的 5G 3GPP 和 O-RAN 無(wú)線電架構(gòu)提供了面向未來的解決方案。

從右上圖看帶有O—RAN的分解RAN，分布式單元和無(wú)線電單元之間，會(huì)有基帶的分裂，7.3、7.2、7.1，也就是需要在無(wú)線電單元和分布式單元之間靈活地分割基帶處理，Zynq RFSoC DFE就能夠做到這一點(diǎn)。

另外，頻譜是在不斷變化的，實(shí)際上未來還有很多頻譜有待分配，如R16，R17版的5G標(biāo)準(zhǔn)，就會(huì)去許可一些之前還沒有分配的頻譜，如6GHz，7.125GHz等，另外還有毫米波的話，就是比52GHz更高的頻段。所以Zynq RFSoC DFE在FIE和優(yōu)化毫米波接口中，能夠提供直接IF多頻段，三頻段等。

“我們現(xiàn)在集成到FDE里面的這些硬核IP，其實(shí)在之前幾代RFSoC里面，它們是以軟IP形式存在的，存在于可編程邏輯里。但現(xiàn)在我們提供的是經(jīng)過3GPP認(rèn)證和驗(yàn)證的，且也是經(jīng)過實(shí)地部署的硬化IP，說明我們能夠有能力去配置這些硬化IP，幫助我們?cè)贒FE里面能實(shí)現(xiàn)類似ASIC這種功能，既可以能支持4GLTE，也能夠支持5GNR。”他強(qiáng)調(diào)，“我們的這個(gè)DFE，它仍然有集成擴(kuò)展的處理器子系統(tǒng)，而且也有少量的可編程邏輯，但它很大一塊是硬化ASIC IP，我們的DFE芯片能夠?qū)崿F(xiàn)8T8R的多頻段操作。”

據(jù)他介紹，RFSoC DFE 硬化了所有的DFE IP，包括DPD，CFR，DDC / DUC，通道濾波器和其他一些信號(hào)處理IP，例如重采樣和均衡器。這些是計(jì)算量最大的部分，設(shè)計(jì)可以直接受益于硬化的 IP 。RFSoC DFE還包括對(duì)ADC和DAC RF電路的一些更新，用以將模擬帶寬擴(kuò)展到7.125GHz。

有些人曾認(rèn)為賽靈思 的Zynq RFSoC就是把FPGA集成了ADC和DAC，而且這些ADC和DAC的性能要弱于真正做ADC/DAC的廠家，其實(shí)這個(gè)想法大錯(cuò)特錯(cuò)，實(shí)際上 ，賽靈思Zynq? UltraScale+? RFSoC集成的 RF-ADC（12 位）和 RF-DAC（14 位）與頂級(jí)模擬 IC 廠商提供的同樣位精度數(shù)據(jù)轉(zhuǎn)換器相比，不僅 NSD、IM3 和 ACLR 指標(biāo)更勝一籌，而且賽靈思 Zynq UltraScale+ RFSoC 還能降低功耗，增強(qiáng)可編程性并提高集成度。因此，Zynq UltraScale+ RFSoC 便于系統(tǒng)設(shè)計(jì)人員創(chuàng)建非常靈活的 SDR 應(yīng)用，并且解決競(jìng)爭(zhēng)對(duì)手的直接 RF 采樣解決方案存在的大量問題。這是集成的器件詳細(xì)功能框圖和指標(biāo)截圖。

賽靈思 Zynq UltraScale+ RFSoC 12 位 RF-ADC性能測(cè)試，其中 fin = –1dBFS @ 240MHz，fs = 3.93216GSPS（SFDR 使用賽靈思 RF 數(shù)據(jù)轉(zhuǎn)換器評(píng)估工具測(cè)得）

Gilles Garcia表示Zynq RFSoC中的直接 RF采樣轉(zhuǎn)換器和數(shù)字RF的優(yōu)勢(shì)是可以自適應(yīng)（通過軟件控制）全球頻段。RF采樣轉(zhuǎn)換器提供了DC到7.125GHz的RF范圍，通過控制數(shù)字濾波器和一些簡(jiǎn)單的外部濾波器，RFSOC DFE可以在任何頻帶中工作。

另外，他表示在5G射頻和數(shù)字鏈中的多個(gè)地方都需要濾波器。 不過在輸入RF頻率上需要一個(gè)相當(dāng)簡(jiǎn)單的模擬鏡像抑制濾波器。從這點(diǎn)看所有濾波器都是數(shù)字化的，包括抽取、內(nèi)插和抽取濾波器在PG269文件中進(jìn)行了描述。RFSoC DFE中的通道濾波器是可配置的，并滿足3GPP對(duì)5MHz及更高頻率的要求，這樣設(shè)計(jì)師只需為其應(yīng)用配置濾波器，而無(wú)需重新設(shè)計(jì)。

他表示Zynq RFSoC DFE可以滿足不同載波需求的系統(tǒng)容量，該解決方案是業(yè)界唯一一款直接 RF 采樣平臺(tái)，能夠在所有 FR1 頻帶和新興頻帶（最高可達(dá) 7.125GHz）內(nèi)實(shí)現(xiàn)載波聚合/共享、多模式、多頻帶 400MHz 瞬時(shí)帶寬。這是業(yè)界唯一支持400MHz瞬時(shí)帶寬的無(wú)線電平臺(tái)，而且是為滿足非常高的帶寬而設(shè)計(jì)的

與上一代產(chǎn)品相比，Zynq RFSoC DFE 將單位功耗性能提升高達(dá)兩倍，并且能夠從小蜂窩擴(kuò)展至大規(guī)模 MIMO（ mMIMO ）宏蜂窩。

他表示，當(dāng)用作毫米波中頻收發(fā)器時(shí)，Zynq RFSoC DFE 可提供高達(dá) 1600 MHz 的瞬時(shí)帶寬。Zynq RFSoC DFE 的架構(gòu)支持客戶繞過或定制硬化的 IP 模塊。例如，客戶既可以利用支持現(xiàn)有和新興 GaN Pas 的賽靈思經(jīng)現(xiàn)場(chǎng)驗(yàn)證的 DPD，也可以插入其自有的獨(dú)特 DPD IP。

該方案可以提供更高的運(yùn)算量和更低的功耗，總功耗可以降低50%！

“這個(gè)DFE是一個(gè)非常完美、非常完整的一個(gè)單芯片方案，可以支持8T8R的無(wú)線電，也可以支持大規(guī)模的MIMO的5G NR，但是如果你也可以有兩個(gè)DFE，可以實(shí)現(xiàn)16T16R 400MHz的無(wú)線電，四顆芯片可以實(shí)現(xiàn)32T32R方案，8顆可以實(shí)現(xiàn)是64T64R設(shè)計(jì)。”他強(qiáng)調(diào)，“如果未來3GPP引入了更高頻段，我們也會(huì)跟進(jìn)，另外，我們預(yù)計(jì)會(huì)在2022年到2023年把7nm工藝引入RFSoC。”

責(zé)任編輯：haq