麻雀雖小,五臟俱全。CPLD規(guī)模雖小,其原理和設(shè)計(jì)方法和FPGA確是一樣的。輕視在CPLD上的投入,就有可能存在設(shè)計(jì)隱患,導(dǎo)致客戶使用產(chǎn)品時(shí)出現(xiàn)故障,從而給公司帶來(lái)不可挽回的信譽(yù)損失。
近一段時(shí)間,我遇到了兩個(gè)CPLD設(shè)計(jì)故障,這兩個(gè)故障的根因(root cause)是一樣的。其中的一個(gè)故障發(fā)生在實(shí)驗(yàn)室測(cè)試階段,另一個(gè)發(fā)生在運(yùn)營(yíng)商的網(wǎng)絡(luò)上,造成了非常不好的負(fù)面影響,因此引起了高度重視,必須徹底找出原因并消除。雖然可以很容易讓故障不復(fù)現(xiàn),但是要想找到根因,并給相關(guān)人員解釋清楚, 卻并不是一件容易的事情。
問(wèn)題代碼:
圖 1. 問(wèn)題代碼截圖
這段代碼的功能是統(tǒng)計(jì) 輸入信號(hào)’status_in’ 的高電平持續(xù)時(shí)間。CPU寫相應(yīng)的寄存器產(chǎn)生’clr_cnt’把”cnt”清零。同時(shí),也會(huì)把”cnt”的值給回讀到CPU。實(shí)際上就是一個(gè)讀清操作。
很明顯,這里有一個(gè)問(wèn)題,就是異步時(shí)鐘域處理的問(wèn)題。’clr_cnt’的時(shí)鐘為’clk_sys’,而”cnt”的時(shí)鐘為’clk_io’, ‘clk_sys’和’clk_io’是異步的,沒(méi)有確定的相位關(guān)系。
測(cè)試方法:
測(cè)試中,CPU循環(huán)執(zhí)行以下四步。
1) 清零: CPU通過(guò)Local Bus寫寄存器,產(chǎn)生’clr_cnt’脈沖,把”cnt”清零;
2) 計(jì)數(shù): CPU等待一段時(shí)間。“cnt” 開始對(duì)外部輸入 ‘status_in’ 計(jì)數(shù);
3) 回讀: CPU通過(guò)Local Bus讀取 ”cnt” 值;
4) 循環(huán): goto 1)。
實(shí)際實(shí)現(xiàn)可能略有不同,CPLD邏輯在執(zhí)行清零1)的同時(shí)會(huì)把”cnt”的值鎖存下來(lái),供CPU回讀,也就是1)和3)也可以是一個(gè)步驟。這樣表述是為了突出問(wèn)題代碼。
問(wèn)題描述:
如果’status_in’ 恒為低電平’0’輸入, 那么”cnt”應(yīng)該恒為零值。可是,客戶發(fā)現(xiàn)一個(gè)非常奇觀的現(xiàn)象。測(cè)試中,讓 ‘status_in’ 恒為低電平’0’輸入時(shí),客戶發(fā)現(xiàn)CPU會(huì)低概率的回讀到非零的”cnt”值。朋友們,你們能解釋這種現(xiàn)象嗎?
初步分析:
‘status_in’恒為零,不可能引起”cnt”變化。
‘clr_cnt’在測(cè)試中是翻轉(zhuǎn)變化的。’clr_cnt’是從’clk_sys’時(shí)鐘域來(lái)的信號(hào)。而時(shí)鐘’clk_sys’和時(shí)鐘’clk_io’是異步關(guān)系,沒(méi)有固定的相位關(guān)系。也就是說(shuō)’clr_cnt’是可能違反觸發(fā)器”cnt”的建立/保持時(shí)間要求的,進(jìn)而出現(xiàn)亞穩(wěn)態(tài)。
但是有人認(rèn)為, “cnt”的值原來(lái)是零,“clr_cnt”只是把”cnt”的值清零, 這樣來(lái)說(shuō)觸發(fā)器“cnt”的輸入根本沒(méi)有發(fā)生過(guò)變化,怎么可能有亞穩(wěn)態(tài)事件? 而且故障出現(xiàn)的概率很高,遠(yuǎn)比亞穩(wěn)態(tài)的概率高,好像也不能用亞穩(wěn)態(tài)來(lái)解釋。
問(wèn)題根因:
要解釋問(wèn)題的真正原因,必須要知道 ”cnt” 對(duì)應(yīng)的電路網(wǎng)表是什么樣的。”cnt”電路網(wǎng)表由綜合工具(synthesis)生成,可以在綜合工具中查看電路圖, 圖2是網(wǎng)表的局部放大。
圖 2. “cnt”的Technology View電路
圖2中調(diào)用了進(jìn)位鏈模塊,看起來(lái)很亂,整理一下, 手工簡(jiǎn)化一下如圖3。
圖 3. 手工簡(jiǎn)化的“cnt”的電路圖
圖3中,可以看到,’clr_cnt’和’status_in’相或的結(jié)果控制觸發(fā)器的使能端(‘CE’)。另外,’clr_cnt’還決定了觸發(fā)器輸入(‘D’)是”cnt+1”還是”0”。真值表如下。
也許和你想象中的不一樣,電路使用了觸發(fā)器的兩個(gè)輸入端’D’和’CE’,而不是單單一個(gè)’D’端。于是,’clr_cnt’的跳變引起了’D’/’CE’的跳變。
為了說(shuō)明問(wèn)題方便,定義 ‘clr_cnt’ 跳變的時(shí)刻為t0,這個(gè)跳變事件傳播到觸發(fā)器’CE’端的時(shí)刻為t1, 傳播到觸發(fā)器’D’端的時(shí)刻為t2。見(jiàn)圖4。
圖4. “cnt”觸發(fā)器時(shí)序違反的演示
圖4中的場(chǎng)景, t2》t1》t0。 最初的時(shí)候,”cnt”的值為hex”0000”,”cnt+1”的值為hex”0001”。 由于’clk_io’的上升沿落在t1和t2之間, 因此”cnt”錯(cuò)誤地跳變?yōu)閔ex”0001”。
一個(gè)布局布線后的設(shè)計(jì),一般情況下CE的傳播延時(shí)(t1-t0)不會(huì)等于D的傳播延時(shí)(t2-t0)。由于’clk_io’和’clk_sys’之間的相位關(guān)系是隨機(jī)的, 肯定會(huì)出現(xiàn)’clk_io’的上升沿剛好位于t1和t2之間的情況。這種情況下,觸發(fā)器CNT[15:0]就會(huì)錯(cuò)誤的采樣到”cnt+1”,而不是期望的hex”0000”值。
忽略次要參數(shù)和亞穩(wěn)態(tài)事件,故障出現(xiàn)的概率可以被估算為 (t2-t1)/TCLK_IO 。(t2-t1)越大,故障概率越高。這就是為什么故障出現(xiàn)的概率這么高的原因。
顯然,對(duì)于t2
對(duì)于t2=t1的情況(應(yīng)該沒(méi)有可能),只有當(dāng)’clk_io’采樣到’D’/’CE’的邊沿附近時(shí),引起亞穩(wěn)態(tài)事件,CNT才會(huì)出錯(cuò),當(dāng)然這種故障的概率會(huì)低的多。
圖5. “cnt”觸發(fā)器的后仿真時(shí)序違反演示
解決措施
通過(guò)以上的分析,問(wèn)題是由于信號(hào)跨異步時(shí)鐘域而產(chǎn)生了模糊的時(shí)序關(guān)系,布局布線工具無(wú)法也不可能分析出這種時(shí)序要求,只能從代碼上加以處理。
1.同步化
一個(gè)很成熟的異步信號(hào)同步化方法就是多拍處理。見(jiàn)圖6。
圖6. 優(yōu)化過(guò)后的代碼
‘clr_cnt’經(jīng)過(guò)同步化后, ’clr_cnt_sync’會(huì)在’clk_io’上升沿之后很短的時(shí)間內(nèi)穩(wěn)定下來(lái)。布局布線工具通過(guò)利用’clk_io’的時(shí)鐘周期,去約束’clr_cnt_sync’到’D’和’CE’的路徑。從而不會(huì)出現(xiàn)”cnt”非零的錯(cuò)誤。
如果’status_in’也是異步的信號(hào),原理是一樣的,會(huì)引起計(jì)數(shù)的不準(zhǔn)確,只是故障更隱蔽,同樣需要同步化。如果’status_in’是同步的引腳輸入,必須通過(guò)時(shí)序約束告知布局布線工具,’status_in’相對(duì)于’clk_io’的建立時(shí)間和保持時(shí)間。
2.禁止CE
有人提出過(guò)一種偽辦法,我們來(lái)討論一下。就是約束綜合工具,禁止使用觸發(fā)器的’CE’功能。這樣,觸發(fā)器只有D端口, 且D = ( clr_cnt ) ? “0000” : ( status_in ) ? cnt+1 : cnt 。
當(dāng)’status_in’==0且”cnt”=”0000”時(shí),D = ( clr_cnt ) ? “0000” : cnt = ”0000”,此時(shí),’clr_cnt’的跳變不會(huì)引起D端口上出現(xiàn)跳變,也就不會(huì)出現(xiàn)錯(cuò)誤的采樣。
這樣做局限性很大,首先限制了”cnt”=”0000”的狀態(tài)才適用, 如果”cnt”的當(dāng)前狀態(tài)非零,一樣會(huì)有問(wèn)題,只是錯(cuò)誤會(huì)跟隱蔽。再者,使用CE端口可以降低邏輯級(jí)數(shù),改善時(shí)序,節(jié)省面積,實(shí)際上可能的情況下應(yīng)該盡量使用。
因此禁止CE的手段是不能作為解決措施的。
編輯:hfy
-
FPGA
+關(guān)注
關(guān)注
1630文章
21786瀏覽量
605067 -
電路圖
+關(guān)注
關(guān)注
10354文章
10723瀏覽量
532206 -
cpld
+關(guān)注
關(guān)注
32文章
1248瀏覽量
169515 -
cpu
+關(guān)注
關(guān)注
68文章
10899瀏覽量
212611 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2002瀏覽量
61284
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論