（文章來源：電子學報，作者：黃顯洋?,?李樹榮?,?姚素英?）

本文提出了一種新穎的放大器結構。它由兩部分組成：前面為跨導放大器，后面則是由電阻反饋形成的跨阻放大器，兩種放大器的組合構成了具有高輸入阻抗、低輸出阻抗的電壓放大器。與普通放大器不同的是，在我們設計的工作條件下，它輸出端的極點幾乎不受負載電容的影響。用該放大器作為預放大級，驅動一單級主放大器所構成的兩級運放在負載電容為4pf的情況下實現了超過1GHz的增益帶寬積，瞬態分析的結果表明它可以在10ns內達到0。01%的精度（閉環增益為8），而功耗僅有25mW，遠低于同性能其他結構的放大器，非常適合作為高速高精度流水線模數轉換器中的首級余量放大器使用。

流水線ADC以其高速高精度低功耗的優點得到廣泛應用。近些年來，流水線ADC發展的趨勢是通過減少每級的位數，降低對電路中主要功耗元件余量放大器增益帶寬積（GBW）的要求，從而降低整個系統的功耗。但因為每級多位的結構能夠顯著提高ADC的線性，并且可以減少總的級數以及放低對后面各級精度的要求，所以在高精度的場合有利于性能的提高和功耗的優化。由于上述原因，很多高精度的ADC采用第一級多位的結構，這樣就要求首級余量放大器有較大的閉環增益，對它的增益帶寬積提出了很高的要求，設計高增益帶寬積低功耗的運算放大器成為實現這種高速高精度流水線ADC性能的關鍵。

流水線模數轉換器中常用的運算放大器有：Miller補償的兩級結構圖1（a），單級結構圖1（b）以及帶有預放大級的兩級結構圖1（c）。Miller補償的兩極結構優點是直流增益高，但是該放大器主極點在內部，而輸出端還存在一個位置較低的非主極點，這大大限制了它的速度，而要將非主極點推到較高的頻率需要增加很大的功耗。單級放大器主極點在輸出端，內部沒有位置較底的極點，并且通過采用共源共柵結構或者增益自舉（gain-boost）技術同樣可以達到很高的直流增益，因此非常適合應用在高速場合。但是當放大器需要工作在較低的反饋系數下即實現大的閉環增益時，單級放大器所需的功耗迅速增加，這是因為：單級放大器的增益帶寬積為gm/C1（gm為放大器輸入管跨導，C1為輸出端有效負載電容），其環路增益帶寬約為fgm/C1（f為反饋系數），當負載電容一定時，為達到規定的速度（速度決定于環路增益帶寬），反饋系數的減小要求放大器跨導增大;在管子尺寸一定的情況下，跨導與電流的平方根成正比，即反饋系數減小一半，放大器功耗增加為原來的四倍。

Miller補償的兩級結構也存在類似的問題。帶有預放大級的兩級放大器（跨導自舉放大器）是在單級放大器的基礎上加入一高速預放大電路（如圖1c所示），該預放大電路通常只需達到幾倍的直流增益，但必須有很大的帶寬，即不引入較低頻率的極點，以保證兩級運放的穩定性。該結構放大器的增益帶寬積為Agm/C1（A為預放大電路的直流增益），預放大級的加入使整個放大器的增益帶寬積提高為原來的A倍，而這僅僅以預放大電路本身較小的功耗為代價，因此在需要很高增益帶寬積的放大器時，帶有預放大級的兩極結構是較理想的選擇。

在設計預放大電路時，特別是在高速電路中，主要難點是增加它的帶寬，使預放大電路所有的極點都遠離整個放大器閉環工作的3dB帶寬，這樣才能保證放大器閉環工作的穩定性。通常的預放大電路如圖1（c）所示，它在其輸出端引入值為1/（gMLCeff）的極點（gML為管ML的跨導，Ceff為預放大電路輸出端（節點①）的等效負載電容，主要是管M2的柵電容）。

電路設計中，為了獲得大的跨導，管M2尺寸一般較大，帶來的問題是較大的寄生柵電容，從而導致節點①處的極點頻率較低，影響整個電路的速度或穩定性，而要將該極點推倒足夠高的頻率，需要較大的功耗。本文下面要介紹的是我們設計的一種結構新穎的放大器，用它作為預放大級可以解決普通預放大電路由于負載電容較大帶來的穩定性問題，并且不需要增加太多的功耗。該放大器驅動一單級放大器所構成的兩極運放在有效負載電容為4pf的情況下實現了超過1GHz的增益帶寬積，其功耗與同性能的其他結構放大器相比大大降低。

放大器結構及工作原理

我們所設計的放大器如圖2所示，它由兩部分構成，虛線左側為折疊共源共柵的跨導放大器，右側則是由電阻反饋所形成的跨阻放大器。跨導放大器的特點是高輸入阻抗和高輸出阻抗，而跨阻放大器則是低輸入阻抗和低輸出阻抗，它們的結合構成了具有低輸出阻抗的電壓放大器。下面對該電路進行具體解釋。

為簡化分析，忽略非關鍵節點極點的影響，將放大器簡化為圖3所示的等效電路：Ro1、Ro2、C1、C2分別為節點①、②處的等效電阻和有效負載電容;Rf為反饋電阻，它分別連接于共源放大器的輸入和輸出端，形成電壓并聯負反饋，降低該級的輸入輸出電阻;gm1、gm2則分別為管M1、M2的跨導。由于Ro1、Ro2均為很大的電阻（遠大于1/gm1或1/gm2），其影響可以忽略不計。需要特別指出的是，該電路的設計必須滿足C1≤C2（實際電路中一般都很容易滿足該條件），下面的討論都是在這個前提條件下進行的。

根據基爾霍夫電流定律列方程：

gm1Vi+VxsC1+（Vx-V0）/Rf=0（1）

gm2Vx+V0sC2+（V0-Vx）/Rf=0（2）

解方程組得：

由傳輸函數看出，該放大器可以等效為一二階系統，其直流增益為：

A=gm1（Rf-1/gm2）（4）

它的極點就是方程1+s（C1+C2）/gm2+s2C1C2Rf/gm2=0的根，值為：

其中，

因為C2≥C1

所以，C≈C1，C1+C2≈C2（7）

當Δ≥0即C1+C2≥gm2RfC時，方程有兩實根，即放大器有兩個實極點

由式（8）、（9）看出，隨著C2的增加極點s1的絕對值顯著減小，即極點頻率隨C2的增大而降低，這不利于放大器的穩定。

當C1+C2

公式（10）表明，共厄極點的實部取決于C1，幾乎不受C2值的影響。合理的電路設計可以保證C1是一個很小的值，從而使整個電路的極點位于很高的頻率。

由上面的分析可以得到以下結論：當C1≤C2，并且C1+C2模擬結果

利用我們所提出的預放大電路，設計了圖4所示的運算放大器。它是兩級結構，前級為預放大電路，后級為套桶式放大器。

若需要更高的直流增益或者較大的輸出電壓擺幅，圖中所示單級放大器可以采用增益自舉放大器。

該兩極運算放大器用于實現8倍的閉環增益，用0.35μmCMOS工藝模型在Spice中進行模擬，模擬的電路示意圖見圖5。當輸入為0.125V的階躍信號時，Hspice瞬態分析的結果如圖6所示：

由模擬結果得到運算放大器的各種參數值如表1所示：

若去掉預放大級而僅僅采用后面的單級放大器，即使將輸入管的尺寸加倍，也需要高達80mW的功耗。并且增大輸入管的尺寸會使放大器的輸入端寄生電容增加，而應用于流水線ADC中時，該電容會影響ADC的各項性能。

與單級放大器相比，圖4所示電路還有一個突出的優點：輸入共模范圍大。當然單級電路也可以采用折疊共源共柵結構來增加輸入共模范圍，但采用這種結構會使功耗大大增加。

對于預放大級，從Hspice的輸出文件中提取各項參數代入（4），（10）中進行計算，計算結果與模擬結果對比如表2：

可以看到，理論計算值與實際模擬結果十分接近，證明了前面所做推導的正確性。

總結

本文介紹了一種適用于高速高精度流水線ADC的運算放大器，它是帶有預放大級的兩級結構。其中，用做預放大級的放大器是由我們特殊設計的，它在負載電容較大的情況下仍能達到很高的帶寬，我們對它的傳輸函數進行了理論推導，模擬結果證實了推導結論的正確性。用0.35μmCMOS工藝所設計的該類型運算放大器在負載電容為4pf的情況下，實現了超過1GHz的增益帶寬積，功耗僅為25mW，遠低于同性能其他結構的放大器。

責任編輯：gt