驗證(Verification)，就是測試設計是否和它對應的各種標準(行業標準或者自定義標準)相符，以及有多少冗余量。驗證和調試，是示波器的主要用途。

在使用示波器進行調試時，我們關心的主要指標是：

波形捕獲率——決定儀器能夠多快發現故障

觸發系統——決定儀器能夠多精確地定位故障

分析能力——決定儀器能夠從波形里提取出多少有用信息。

而在使用示波器進行驗證時，我們更關心的指標是：信號保真度——決定采集的樣點是否能夠真實反映信號特性;采樣率和內存深度——決定單次捕獲可以以多快的速度以及抓取多少樣點供驗證測試;分析工具——決定深入分析的程度和準確性。

信號保真度是一個比較復雜的問題，涵蓋了示波器的帶寬、采樣率、內插、抖動噪底、本底噪聲、時間測量精度、探頭系統等多個方面。業界對此的討論很多，也有很多相關文章，所以本文不再做詳細分析，只強調示波器的頻率響應對驗證的影響。

頻率響應，在示波器指標上反映為帶寬和上升時間。帶寬表征的是示波器的穩態響應能力，而上升時間是瞬態相應。經驗上，帶寬和上升時間(10～90%)的乘積是一個常數，這個常數和示波器的放大器模型有關。如高斯響應的放大器模型，這個常數是0.35;而高性能的示波器放大器模型比較復雜，該常數一會在0.4~0.55之間。當然，從用戶的角度看，這個常數應該越小越好：常數越小，則表示相同的帶寬(穩態響應)下，該示波器的上升時間更快，也就是說瞬態響應更好;而上升時間一樣的情況下，乘積小的示波器需要的帶寬會相對低一些——而對示波器，帶寬和價格是正比的，也就是說乘積小的示波器性價比更高。

我們驗證測試對象一般都是脈沖(非正弦)信號，如通信信號、串行總線信號、高速脈沖信號、調制信號等等，所以示波器的瞬態響應相比起來更加重要。泰克DPO示波器在相同帶寬下，能提供最快的上升時間，對于瞬態信號的測試非常有幫助。

另外一方面，高帶寬示波器的不同設計結構，也會影響到驗證測試的正確性、精度和速度：

近幾年示波器帶寬不斷高速提升，如何在提升帶寬的同時，保證帶內幅度響應的平坦和相位響應的線性，成了一個重要的問題。有經驗的工程師都知道，要完全從硬件入手，是不可能得到理想的平坦幅度響應和線性相位響應的。所以在高性能示波器的放大器技術中，各大示波器生產商都在使用軟件提升帶寬和優化響應的DSP技術。DSP技術的使用，確實能得到比較理想的幅度和相位響應，但是它并不是有利無害的。下圖是示波器對階躍信號的響應，藍色為完全的模擬響應，而紅色是DSP處理后的響應。

DSP 提升、修正幅度和相位響應后，示波器可以更加精確地測量上升時間、眼圖冗余等指標，有利于對數字通信信號、計算機總線信號等的驗證測試。但是從紅色的波形可以看到：虛線框部分，我們叫做“預過沖”，是一種不存在于現實信號中“假波形”，是由DSP處理產生出來的失真——對于階躍信號來說，沒有理由當上升能量還沒有產生時，波形就開始振蕩。所以當使用示波器測量高速脈沖、激光脈沖或類似信號時，DSP的處理就不再是測試人員期望的了——失真的波形錯誤指示了各個時間點的物理行為。

當然，DSP還有其它一些問題，如過驅動的信號的錯誤顯示、較低的數據吞吐速度、DSP之前的原始數據無法導出等。所以當用戶需要觀測過驅動信號(如脈沖頂端的過沖細節)、需要使用示波器采集的原始數據做自定義分析(如激光脈沖測量)或者需要較高的處理速度時，都要求示波器不使用DSP功能。

泰克在所有2.5GHz帶寬以上的DPO中都使用了DSP的頻響修正和通道匹配功能，DPO72004還有DSP的帶寬提升功能。但是泰克公司也深知DSP功能的利弊，所以在其它公司“悄悄”使用DSP功能時，泰克唯一讓用戶有了“知情權”和“控制權”，即用戶可以知道示波器是否正在使用DSP功能，同時還可以根據需要打開或者關閉DSP提升功能。這樣，如進行需要示波器原始采集數據的脈沖測試，用戶可以選擇關閉DSP功能;而進行串行信號一致性測試時，泰克建議可以打開DSP功能。

除了應用上需要注意以上這些事項以外，DSP功能還有一些要求。從上圖我們可以看到，DSP要求必須滿足奈奎斯特采樣率實時采樣。有一些廠家的示波器當采樣率不滿足奈奎斯特帶寬時，會有難以預料的波形幅度失真，大多來自于這個原因。

同時，高性能示波器一般都是4通道。但是要在四個通道上同時實現標定帶寬，還需要采樣率的支持。業界一般公認2.5倍于帶寬的采樣率是保證帶寬的最低要求。這樣，如果使用8GHz以上的示波器做信號驗證(一般都是單次采集)，泰克的DPO可以同時在4條通道同時提供全帶寬性能(每通道50G的采樣率可以有效保證最高20GHz的帶寬)，而采用共享放大器和ADC結構的示波器最多只能在兩條通道上達到全帶寬指標，有的甚至僅僅能保證一條通道的性能。

存儲深度方面，很多驗證測試需要足夠的數據。如目前在高速串行信號的抖動和眼圖測試過程中都要求一次捕獲大量的數據，以進行精確的抖動測量和預估，同時保證低誤碼率。以避免捕獲少量數據進行分析的結果的偶然性和不確定性。類如HDMI測試規范(CTS1.2 a Page 15)要求捕獲1百萬個比特數據進行眼圖分析，則需要示波器兩通道在10Gs/S的采樣率下使用16M的存儲深度。FBD Sigtest(Release notes Page6)推薦捕獲1百萬個比特數據進行眼圖分析.PCIE 2.0的規范(Page239)規定強制要求捕獲1Mlillion數據進行眼圖抖動分析。則需要示波器單通道在40Gs/S的采樣率下使用8M的存儲深度。

另一個例子：為了減少EMI的串擾和輻射，在大多數高速串行信號中均使用了加入了擴頻時鐘(spread spectrum clock),它可以使串行信號的速率在一個適當的范圍內進行漂移，從而使其頻譜在一個較寬的范圍內擴散，尖峰值顯著降低，可以有效減少EMI問題。例如 FBD規范(Page15)明確規定需要支持頻率很低的30-33K的頻率的擴頻時鐘，其他如PCIE,SATAI,SATAII同樣要支持此功能。為了驗證Motherboard上的諸如此類的串行信號是否支持擴頻時鐘，而且確認其調制頻率是否在30-33K之間。就必須一次捕獲足夠長時間的信號進行頻率抖動分析。一次抓取的采樣點數可以用下面的公式計算：每個擴頻周期約位1/33k=30uS，由于是捕獲高速串行信號，采樣率至少為40Gs/S,即采樣間隔為25pS，則捕獲單個周期的總采樣點數為30uS/25ps=1.2M,為了實現準確的擴頻時鐘的測量，一般建議捕獲10個以上的擴頻時鐘周期, 所以總的采樣點數為1.2M*10=12M.需要強調的是，此12M的存儲深度必須使用在40Gs/s或更高的采樣率下才有意義。

有些示波器設計時采用將高速采集前端(多達80顆ADC)和高速內存在物理上用一顆SOC芯片實現，由于有太多功能在一個芯片內部實現，導致片內高速內存容量的限制(在40GS/s下不大于2M)，而且無法對內存擴展升級。為了彌補這種設計結構的缺陷，這類示波器會采用在芯片外部添加低速存儲器彌補片內高速內存的限制，但外部存儲器不能在高采樣率下工作，一般只能提供2GS/s，樣點間隔500ps，無法在信號邊沿采集足夠樣點，甚至出現會出現混疊，所以它無法提供高精度時間測試結果。泰克DPO可以提供每通道200M的存儲深度，且無任何使用限制，是業界最高的能力。這一能力讓使用DPO進行驗證測試的工程師在工作里游刃有余。

在分析工具方面，工程師一般會按優先順序考慮以下三個方面：第一是準，即分析工具能夠精確地得出結果;第二是全，即分析工具能夠盡可能多地完成要求的測試項;第三是快，即在保證“準”和“全”的基礎上，分析工具還能迅速、自動地工作，最好能夠生成標準的測試報告。

“ 準”是第一要求，工業的標準文檔一般會推薦一些解決方案，這些解決方案通常是標準工作組正在使用的方案，當然這類方案可以滿足“準”的要求。還有一些所謂的“執行標準”，就是在標準工作組推薦的多個方案中，主要廠商或者行業領導者選擇的方案。這類方案有最多的采用者，當然使用這類方案，可以得到業界最主要廠商的認同，所遇到的兼容性問題也最小。

建立在“準”基礎上的“全”也是一個重要條件。一種分析工具，如果能夠提供盡可能多的測試項，最好還能用戶自定義測試點，那么將會為工程師帶來很大的便利。行業規范以及業界認可的設備對驗證測試非常重要，不同廠家的設備雖然都對外宣稱可以支持某一項標準的一致性測試，但由于硬件平臺以及軟件實現方式的不同，使測試項目的完整性，覆蓋率以及測試結果存在很大差異。這種測試結果的差異會大大降低客戶對測試報告的認可程度，對于OEM/ODM廠商這一點尤其需要重視。

“快”的要求，必須要建立在“準”和“全”的基礎上——高效必須以質量為前提。

以高速計算機總線測試為例,下表列出泰克的解決放案,其中大部分方案都是標準規范所推薦的。值得注意的是,唯有泰克的DPO70000系列實時數字熒光示波器可以涵蓋所有的標準一致性測試要求的帶寬:

另外,在通信規范的驗證上,泰克的Pinpoint觸發系統提供通信相關觸發,它使用硬件時鐘恢復電路恢復高速串行數據的嵌入式時鐘,從而可以進行等效眼圖測試。泰克示波器也是業界唯一可以實現標準等效眼圖測試的實時示波器。