2022年5月11日，EDA（集成電路設(shè)計工具）智能軟件和系統(tǒng)領(lǐng)先企業(yè)芯華章正式發(fā)布基于創(chuàng)新架構(gòu)的數(shù)字驗證調(diào)試系統(tǒng)——昭曉Fusion DebugTM 。該系統(tǒng)基于芯華章自主開發(fā)的調(diào)試數(shù)據(jù)庫和開放接口，可兼容產(chǎn)業(yè)現(xiàn)有解決方案，提供完善的生態(tài)支持，并具備易用性、高性能等特點，能夠幫助工程師簡化困難的調(diào)試任務(wù)，有效解決難度不斷上升的設(shè)計和驗證挑戰(zhàn)。

在芯華章研討會暨產(chǎn)品發(fā)布會上，芯華章科技軟件研發(fā)總監(jiān)黃世杰詳細介紹了昭曉Fusion DebugTM產(chǎn)品的完整解決方案，并且用實際項目演示了工具的典型應(yīng)用場景。合肥市微電子研究院院長陳軍寧、電子科技大學(xué)電子科學(xué)與工程學(xué)院副教授黃樂天、中興微電子有線系統(tǒng)部部長賀志強、平頭哥上海半導(dǎo)體技術(shù)IP驗證及軟硬協(xié)同驗證負責人張?zhí)旆?、燧原科技資深架構(gòu)師鮑敏祺等行業(yè)專家與學(xué)者也受邀出席，共話半導(dǎo)體產(chǎn)業(yè)發(fā)展及驗證EDA技術(shù)趨勢。

談及前端驗證面臨的挑戰(zhàn)時，燧原科技資深架構(gòu)師鮑敏祺表示：

“一方面芯片驗證場景日益復(fù)雜，從單純的功能驗證到今天面對整個系統(tǒng)級、場景級的驗證；另一方面，面對激烈的市場競爭，芯片集成規(guī)模不斷擴大，研發(fā)周期卻不斷縮短，驗證的重要性日益突出。”

據(jù)了解，在典型的SoC芯片研發(fā)項目中，工程師通常需要花費四成左右的時間進行調(diào)試，工程復(fù)雜且費時費力。好的調(diào)試系統(tǒng)不僅可以確保項目的成功，更可以有效提高SoC芯片的設(shè)計和驗證效率，降低芯片設(shè)計成本。 作為國內(nèi)率先發(fā)布的數(shù)字驗證調(diào)試系統(tǒng)，昭曉Fusion DebugTM 的發(fā)布填補了多項國產(chǎn)技術(shù)空白。相比于國際主流數(shù)字波形格式，芯華章的昭曉Fusion DebugTM采用完全自研的高性能數(shù)字波形格式XEDB。該波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點，其提供的高效編碼和壓縮方案，在實際測試中可以帶來比國際主流數(shù)字波形格式超8倍的壓縮率。與其它商業(yè)波形格式相比，XEDB的讀寫速度快至3倍，并支持分布式架構(gòu)，可充分利用多臺機器的物理資源來提升整體系統(tǒng)的性能，實測中表現(xiàn)出的波形寫入速度可以比單機模式提高5倍以上，這對復(fù)雜的軟硬件協(xié)同驗證與調(diào)試至關(guān)重要。 在提供完整調(diào)試解決方案的同時，昭曉Fusion DebugTM由創(chuàng)新的設(shè)計推理引擎和高性能分析引擎提供動力，能夠支持統(tǒng)一且高性能的編譯，快速加載仿真結(jié)果和信號顯示，輕松進行信號連接跟蹤和根本原因分析。根據(jù)實際項目數(shù)據(jù)顯示，在完整的設(shè)計及原理圖模塊化加載中，昭曉Fusion DebugTM 的速度比其他商用EDA工具快至5倍，能滿足大規(guī)模SoC 設(shè)計調(diào)試的需求，并大大提高了驗證效率，從而加速芯片設(shè)計創(chuàng)新。

Fusion DebugTMGUI界面

除了性能與效率上的突破，芯華章昭曉Fusion DebugTM還針對行業(yè)實踐痛點，提供了不同于一般調(diào)試工具的創(chuàng)新解決方案。

平頭哥上海半導(dǎo)體技術(shù)IP驗證及軟硬協(xié)同驗證負責人張?zhí)旆牛谡劦揭话阏{(diào)試工具在應(yīng)用中的挑戰(zhàn)時表示：

“在實際應(yīng)用中，各個芯片的產(chǎn)品調(diào)試特征不同，對調(diào)試會產(chǎn)生非常多樣化的細分需求。我們希望能夠在國產(chǎn)EDA工具里面看到一些開放的接口，便于進行二次開發(fā)。”

芯華章科技首席市場戰(zhàn)略官謝仲輝表示：

“昭曉Fusion DebugTM提供豐富、可編程的數(shù)據(jù)接口，讓用戶可針對不同調(diào)試場景進行定制化，并能貫通芯華章智V驗證平臺及支持用戶現(xiàn)有的EDA工具，為用戶帶來更加客戶一體化的調(diào)試解決方案，從而提供更加普惠的生態(tài)支持和用戶體驗?！? 近年來，芯片設(shè)計的規(guī)模越來越大，摩爾定律逐漸走向極限，芯片驗證的難度也隨之提高。在談到下一代設(shè)計驗證工具時，陳軍寧與黃樂天均從不同角度指出，下一代EDA工具需要增強工具間的融合以及更智能化，在減少人力投入的同時，進一步充分利用機器學(xué)習(xí)、云計算等創(chuàng)新技術(shù)，從而提高芯片驗證與設(shè)計效率。

中興微電子有線系統(tǒng)部部長賀志強也表示：

“國產(chǎn)EDA公司擁有高技術(shù)起點和貼近本地市場的優(yōu)勢，能夠基于客戶的痛點進行開發(fā)，將經(jīng)驗與解決方案集成到工具當中。作為國產(chǎn) IC企業(yè)，中興是國產(chǎn)EDA工具天然的天使用戶，我們會全力支持國產(chǎn)EDA的發(fā)展?！?/p>

芯華章科技研發(fā)副總裁林揚淳表示：

“昭曉Fusion DebugTM融合了先進的機器學(xué)習(xí)框架，帶來更高的驗證效率和更智能化的操作體驗，致力于解決當前產(chǎn)業(yè)調(diào)試方案缺乏創(chuàng)新、數(shù)據(jù)庫碎片化以及性能局限等多重挑戰(zhàn)，讓芯片設(shè)計更簡單、更高效?！?

審核編輯 ：李倩