完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > clk
文章:114個 瀏覽:17184次 帖子:110個
使用OSERDES發(fā)送高速串行數(shù)據(jù)
OSERDES實現(xiàn)并串轉(zhuǎn)換,只需要管發(fā)送并不需要管接收到的數(shù)據(jù)如何,所以它的操作相對于ISERDES來說簡單;
2023-06-16 標(biāo)簽:FPGA設(shè)計DDRSDR 1294 0
最近調(diào)試芯片遇到一個選擇題,需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn),是選用LVDS差分接口還是CMOS單端接口。
2023-06-16 標(biāo)簽:CMOSFPGA設(shè)計差分信號 2661 0
對于一個驗證平臺而言,最重要的角色是激勵的產(chǎn)生,最開始,driver是集合了數(shù)據(jù)的產(chǎn)生、發(fā)送于一體這么一個重要的角色(后面到進入真正UVM會將功能分離)。
Easier UVM Code Generator Part 4:生成層次化的驗證環(huán)境
本文使用Easier UVM Code Generator生成包含多個agent和interface的uvm驗證環(huán)境。
編寫一個創(chuàng)建模塊dut實例(具有任何實例名稱)的測試平臺,并創(chuàng)建一個時鐘信號來驅(qū)動模塊的clk輸入。時鐘周期為 10 ps。時鐘應(yīng)初始化為零,其第一個轉(zhuǎn)...
直接說重點,任意一個輸入端口輸入的模擬信號同時進入ADC芯片的四個核(也可以理解為4個通道),這四個核的時鐘輸入是由內(nèi)部時鐘電路(Clock Circu...
構(gòu)建一個4位二進制計數(shù)器,計數(shù)范圍從0到15(包括0和15),計數(shù)周期為16。同步復(fù)位輸入時,將計數(shù)器重置為0。
說的是一塊數(shù)字采集板的調(diào)試,主要器件也不多,主要是公司的ADC,ADI的時鐘芯片和Xilinx的FPGA,還有一些DC-DC和LDO。
在FPGA設(shè)計中我們經(jīng)常會遇到對一個信號進行延時的情況,一般只延時一個或幾個CLK時,通常是直接打拍,如果要延時的CLK較多時,我們會選擇移位寄存器IP...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |