資料介紹
數字系統的設計師們面臨著許多新的挑戰,例如使用采用了串行器/解串器(SERDES)技術的高速串行接口來取代傳統的并行總線架構?;赟ERDES的設計增加了帶寬,減少了信號數量,同時帶來了諸如減少布線沖突、降低開關噪聲、更低的功耗和封裝成本等許多好處。而SERDES技術的主要缺點是需要非常精確、超低抖動的元件來提供用于控制高數據速率串行信號所需的參考時鐘。即使嚴格控制元件布局,使用長度短的信號并遵循信號走線限制,這些接口的抖動余地仍然是非常小的。
固定頻率振蕩器可用于很多通用的SERDES標準;但是,這些解決方案價格昂貴。此外,這種做法缺乏靈活性,并且使調試、測試和生產變得困難。
另一種解決方案是使用可編程時鐘器件,如萊迪思的ispClock系列,以及一個低成本的CMOS振蕩器。ispClock器件具有超低抖動特性,同時保留了用戶可編程器件所提供的靈活性,從而滿足SERDES時鐘的一系列要求。本文將解釋如何更有效地使用可編程時鐘器件,實現各種基于SERDES接口的參考時鐘子系統。下面將詳細研究一個XAUI的應用示例。
SERDES參考時鐘源的設計挑戰
無論是在一個FPGA、SoC還是ASSP中,為任何基于SERDES的協議選擇一個參考時鐘源都是非常具有挑戰性的。器件成本、通過耦合高速信號使得噪聲最小化、超低抖動要求、由于信號長度匹配的要求而對走線的限制、考慮周全的電源供電設計(包括噪聲的考慮、元件布局上的限制、信號布線的要求和電源去耦)以及測試/生產要求,這些都必須考慮到并對各個因素的利弊進行權衡分析。
傳統驅動SERDES參考時鐘的方法是使用一個真正的差分輸出振蕩器,特別選擇固定適合的頻率,來實現低抖動和較小的相位噪聲。該解決方案非常昂貴而且不夠靈活,無法在以后的設計中再次使用。固定的解決方案,就其本質而言也限制了靈活性,為一種接口而設計的時鐘系統不能方便地在另一個新的設計中使用。相反,新的設計必須從頭開始,還可能需要使用不同的器件、不同的架構或改變電路板原來的布局布線和走線規范。備貨、測試和生產也會更加復雜:固定頻率器件需要預備多個器件以符合不同標準,從而增加了生產費用。如果器件不能更改時鐘頻率或不能覆蓋整個時鐘輸出范圍,那么子系統的測試和調試會更加困難。
固定頻率、低抖動差分振蕩器采用的工藝通常不包括產生輸出頻率的內部PLL電路,因而這些器件在頻域分析中會有噪聲邊帶和多重模式分布。同時尋找理想的終端和差分I/O邏輯標準并保持穩定的電源供電也同樣存在挑戰。根據參數規格、數量、包裝和溫度范圍,這些振蕩器成本在12美元至50美元。
像萊迪思半導體公司的ispCLOCK5406D這樣一種新興的可編程邏輯器件,提供了靈活、超低抖動和低成本的解決方案來驅動SERDES參考時鐘。這些器件和低成本的CMOS振蕩器能夠滿足FPGA、SoC和ASSP的SERDES參考時鐘所需的嚴格超低抖動要求。此外,這種增強型的應用實現保持了器件低成本的同時還簡化了設計、測試和生產。由于這些器件是可編程的,因而可以僅通過對時鐘進行不同功能的編程來實現設計重用。例如:輸出可以改為不同的標準——可能是從LVDS變為LVPECL——使用不同接口代替昂貴的晶振。基于ispClock的設計可以在多個未來的設計中使用,以縮短產品上市時間、降低庫存并簡化生產制造。甚至可以實現現場的功能更改,實現便捷的更改、升級并提高服務質量。由于這些時鐘器件有多個帶有單獨相位偏移和時間偏移的輸出,因而可以“覆蓋”很廣的測試范圍,能更好地確定元件的容限值,實現更穩定的系統。
一個采用低成本的振蕩器和一個ispClock5400D器件的系統示例如下面圖1所示。振蕩器通過使用一些電容和鐵氧體磁環來實現去耦并隔離電源噪聲。單端振蕩器輸出與分壓器一起為時鐘器件上的參考輸入提供一個差分信號。將參考信號布線盡可能的靠近,可以盡可能地減少共模噪聲,提高信號的完整性。
圖1:低成本振蕩器和ispClock5400D超低抖動參考時鐘。
使用ispClock5406D實現XAUI參考時鐘源
通常我們能在XAUI設計中找到SERDES應用。XAUISERDES的工作頻率為3.125GHz,并有0.35UI(單位間隔)的嚴格的抖動要求,一個單位間隔為一個完整的波形周期。(3.125GHz的周期是1/3.125GHz或320ps。那么320ps的0.35UI就是120ps)。一種常見的建立片上3.125GHzSERDES時鐘的方法是利用一個精確的輸入參考時鐘,時鐘頻率為1/10的SERDES速率或312.5MHz。該參考時鐘必須足夠精確,以保證SERDES設計能滿足XAUI規范的嚴格抖動要求。
isp5406D可通過基于GUI的設計軟件(萊迪思的PAC-Designer5.2)輕松配置。配置ispClock5406D的GUI如圖2所示。可通過該器件的框圖定義不同的配置選項。用戶只需簡單地雙擊框圖中的功能,然后會打開一個對話框,顯示該功能的各種可編程選擇。例如,在右上角的對話框中,用戶可以輸入參考時鐘頻率和反饋信號源。
固定頻率振蕩器可用于很多通用的SERDES標準;但是,這些解決方案價格昂貴。此外,這種做法缺乏靈活性,并且使調試、測試和生產變得困難。
另一種解決方案是使用可編程時鐘器件,如萊迪思的ispClock系列,以及一個低成本的CMOS振蕩器。ispClock器件具有超低抖動特性,同時保留了用戶可編程器件所提供的靈活性,從而滿足SERDES時鐘的一系列要求。本文將解釋如何更有效地使用可編程時鐘器件,實現各種基于SERDES接口的參考時鐘子系統。下面將詳細研究一個XAUI的應用示例。
SERDES參考時鐘源的設計挑戰
無論是在一個FPGA、SoC還是ASSP中,為任何基于SERDES的協議選擇一個參考時鐘源都是非常具有挑戰性的。器件成本、通過耦合高速信號使得噪聲最小化、超低抖動要求、由于信號長度匹配的要求而對走線的限制、考慮周全的電源供電設計(包括噪聲的考慮、元件布局上的限制、信號布線的要求和電源去耦)以及測試/生產要求,這些都必須考慮到并對各個因素的利弊進行權衡分析。
傳統驅動SERDES參考時鐘的方法是使用一個真正的差分輸出振蕩器,特別選擇固定適合的頻率,來實現低抖動和較小的相位噪聲。該解決方案非常昂貴而且不夠靈活,無法在以后的設計中再次使用。固定的解決方案,就其本質而言也限制了靈活性,為一種接口而設計的時鐘系統不能方便地在另一個新的設計中使用。相反,新的設計必須從頭開始,還可能需要使用不同的器件、不同的架構或改變電路板原來的布局布線和走線規范。備貨、測試和生產也會更加復雜:固定頻率器件需要預備多個器件以符合不同標準,從而增加了生產費用。如果器件不能更改時鐘頻率或不能覆蓋整個時鐘輸出范圍,那么子系統的測試和調試會更加困難。
固定頻率、低抖動差分振蕩器采用的工藝通常不包括產生輸出頻率的內部PLL電路,因而這些器件在頻域分析中會有噪聲邊帶和多重模式分布。同時尋找理想的終端和差分I/O邏輯標準并保持穩定的電源供電也同樣存在挑戰。根據參數規格、數量、包裝和溫度范圍,這些振蕩器成本在12美元至50美元。
像萊迪思半導體公司的ispCLOCK5406D這樣一種新興的可編程邏輯器件,提供了靈活、超低抖動和低成本的解決方案來驅動SERDES參考時鐘。這些器件和低成本的CMOS振蕩器能夠滿足FPGA、SoC和ASSP的SERDES參考時鐘所需的嚴格超低抖動要求。此外,這種增強型的應用實現保持了器件低成本的同時還簡化了設計、測試和生產。由于這些器件是可編程的,因而可以僅通過對時鐘進行不同功能的編程來實現設計重用。例如:輸出可以改為不同的標準——可能是從LVDS變為LVPECL——使用不同接口代替昂貴的晶振。基于ispClock的設計可以在多個未來的設計中使用,以縮短產品上市時間、降低庫存并簡化生產制造。甚至可以實現現場的功能更改,實現便捷的更改、升級并提高服務質量。由于這些時鐘器件有多個帶有單獨相位偏移和時間偏移的輸出,因而可以“覆蓋”很廣的測試范圍,能更好地確定元件的容限值,實現更穩定的系統。
一個采用低成本的振蕩器和一個ispClock5400D器件的系統示例如下面圖1所示。振蕩器通過使用一些電容和鐵氧體磁環來實現去耦并隔離電源噪聲。單端振蕩器輸出與分壓器一起為時鐘器件上的參考輸入提供一個差分信號。將參考信號布線盡可能的靠近,可以盡可能地減少共模噪聲,提高信號的完整性。
圖1:低成本振蕩器和ispClock5400D超低抖動參考時鐘。
使用ispClock5406D實現XAUI參考時鐘源
通常我們能在XAUI設計中找到SERDES應用。XAUISERDES的工作頻率為3.125GHz,并有0.35UI(單位間隔)的嚴格的抖動要求,一個單位間隔為一個完整的波形周期。(3.125GHz的周期是1/3.125GHz或320ps。那么320ps的0.35UI就是120ps)。一種常見的建立片上3.125GHzSERDES時鐘的方法是利用一個精確的輸入參考時鐘,時鐘頻率為1/10的SERDES速率或312.5MHz。該參考時鐘必須足夠精確,以保證SERDES設計能滿足XAUI規范的嚴格抖動要求。
isp5406D可通過基于GUI的設計軟件(萊迪思的PAC-Designer5.2)輕松配置。配置ispClock5406D的GUI如圖2所示。可通過該器件的框圖定義不同的配置選項。用戶只需簡單地雙擊框圖中的功能,然后會打開一個對話框,顯示該功能的各種可編程選擇。例如,在右上角的對話框中,用戶可以輸入參考時鐘頻率和反饋信號源。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 工業系統中LVDS SerDes的設計與應用
- 網絡架構的時鐘系統——設計與驗證
- 解析MSP430系統時鐘資源 1次下載
- 解析無線電偽碼測目標距離系統的設計 0次下載
- 基于FPGA的數字時鐘設計畢業設計論文 73次下載
- 解析使用MCU內部定時器方式產生系統時鐘方式資料下載
- 基于VerilogHDL的LED數字電子時鐘程序及源碼 13次下載
- 為什么雜散會帶來額外抖動?時鐘相位噪聲測量解析資料下載
- 為 EMI 敏感和高速 SERDES 系統供電
- SERDES FPGA設計手冊免費下載 37次下載
- Xilinx 7 系列FPGA中的Serdes總結 25次下載
- 如何使用FPGA實現SERDES協議 18次下載
- 設計數字時鐘的設計報告 44次下載
- 交通燈系統設計與制作解析 42次下載
- 數字氣壓計設計與制作解析 34次下載
- 深度解析linux時鐘子系統 581次閱讀
- SERDES的作用 SerDes基礎知識詳解 4510次閱讀
- 為什么我們需要SERDES?SERDES的優點有哪些? 1652次閱讀
- SerDes是怎么設計的?(一) 1569次閱讀
- SERDES關鍵技術 1028次閱讀
- SerDes的基本結構 1928次閱讀
- 什么是時鐘緩沖器(Buffer)?時鐘緩沖器(Buffer)參數解析 2.6w次閱讀
- SERDES的引腳數量和通道優勢 3551次閱讀
- 基于FPGA芯片的SERDES接口電路設計 4886次閱讀
- STM32F4時鐘系統原理圖解析 1.8w次閱讀
- 通過Nautilus UDI方案的導入,實現32Gbps SerDes的量產測試的概述 4891次閱讀
- 了解SERDES基礎概念,快速進入高速系統設計 2.3w次閱讀
- 基于SERDES時鐘的頻率跟隨的設計 7089次閱讀
- 參考時鐘對SERDES性能的影響 6298次閱讀
- 一種因光纖漂移引起SERDES FIFO溢出的解決方案 3523次閱讀
下載排行
本周
- 1TC358743XBG評估板參考手冊
- 1.36 MB | 330次下載 | 免費
- 2開關電源基礎知識
- 5.73 MB | 6次下載 | 免費
- 3100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 4嵌入式linux-聊天程序設計
- 0.60 MB | 3次下載 | 免費
- 5基于FPGA的光纖通信系統的設計與實現
- 0.61 MB | 2次下載 | 免費
- 6基于FPGA的C8051F單片機開發板設計
- 0.70 MB | 2次下載 | 免費
- 751單片機窗簾控制器仿真程序
- 1.93 MB | 2次下載 | 免費
- 8基于51單片機的RGB調色燈程序仿真
- 0.86 MB | 2次下載 | 免費
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費
- 2555集成電路應用800例(新編版)
- 0.00 MB | 33564次下載 | 免費
- 3接口電路圖大全
- 未知 | 30323次下載 | 免費
- 4開關電源設計實例指南
- 未知 | 21548次下載 | 免費
- 5電氣工程師手冊免費下載(新編第二版pdf電子書)
- 0.00 MB | 15349次下載 | 免費
- 6數字電路基礎pdf(下載)
- 未知 | 13750次下載 | 免費
- 7電子制作實例集錦 下載
- 未知 | 8113次下載 | 免費
- 8《LED驅動電路設計》 溫德爾著
- 0.00 MB | 6653次下載 | 免費
總榜
- 1matlab軟件下載入口
- 未知 | 935054次下載 | 免費
- 2protel99se軟件下載(可英文版轉中文版)
- 78.1 MB | 537796次下載 | 免費
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費
- 6電路仿真軟件multisim 10.0免費下載
- 340992 | 191185次下載 | 免費
- 7十天學會AVR單片機與C語言視頻教程 下載
- 158M | 183278次下載 | 免費
- 8proe5.0野火版下載(中文版免費下載)
- 未知 | 138040次下載 | 免費
評論
查看更多