【摘要】

　　隨著微電子技術和計算機技術的不斷發(fā)展，信號完整性分析的應用已經(jīng)成為解決高速系統(tǒng)設計的唯一有效途徑。借助功能強大的Cadence公司SpecctraQuest仿真軟件，利用IBIS模型，對高速信號線進行布局布線前信號完整性仿真分析是一種簡單可行行的分析方法，可以發(fā)現(xiàn)信號完整性問題，根據(jù)仿真結果在信號完整性相關問題上做出優(yōu)化的設計，從而縮短設計周期。

　　本文概要地介紹了信號完整性（SI）的相關問題，基于信號完整性分析的PCB設計方法，傳輸線基本理論，詳盡的闡述了影響信號完整性的兩大重要因素—反射和串擾的相關理論并提出了減小反射和串擾得有效辦法。討論了基于SpecctraQucst的仿真模型的建立并對仿真結果進行了分析。研究結果表明在高速電路設計中采用基于信號完整性的仿真設計是可行的， 也是必要的。

　　【關鍵字】

　　高速PCB、信號完整性、傳輸線、反射、串擾、仿真

　　2.1 高速PCB的設計方法

　　2.1.1 傳統(tǒng)的PCB設計方法

　　如圖2.1是傳統(tǒng)的設計方法，在最后測試之前，沒有做任何的處理，基本都是依靠設計者的經(jīng)驗來完成的。在對樣機測試檢驗時才可以查找到問題，確定問題原因。為了解決問題，很可能又要從頭開始設計一遍。無論是從開發(fā)周期還是開發(fā)成本上看，這種主要依賴設計者經(jīng)驗的方法不能滿足現(xiàn)代產(chǎn)品開發(fā)的要求，更不能適應現(xiàn)代高速電路高復雜性的設計。所以必須借助先進的設計工具來定性、定量的分析，控制設計流程。

　　2.1.2 Cadence的PCB設計方法

　　現(xiàn)在越來越多的高速設計是采用一種有利于加快開發(fā)周期的更有效的方法。先是建立一套滿足設計性能指標的物理設計規(guī)擇，通過這些規(guī)則來限制PCB布局布線。在器件安裝之前，先進行仿真設計。在這種虛擬測試中，設計者可以對比設計指標來評估性能。而這些關鍵的前提因素是要建立一套針對性能指標的物理設計規(guī)則，而規(guī)則的基礎又是建立在基于模型的仿真分析和準確預測電氣特性之上的，所以不同階段的仿真分析顯得非常重要。

　　Cadence公司針對PCB Design Studio發(fā)布一個功能非常實用的高速電路設計及信號完整性分析的工具選件——Allegro PCB，利用這個仿真軟件能夠根據(jù)疊層的排序，PCB的介電常數(shù)，介質(zhì)的厚度，信號層所處的位置以及線寬等等來判斷某一PCB線條是否屬于微帶線、帶狀線、寬帶耦合帶狀線，并且根據(jù)不同的計算公式自動計算出信號線的阻抗以及信號線的反射、串擾、電磁干擾等等，從而可以對布線進行約束以保證PCB的信號完整性。

　　在布線時利用Interconnect Designer工具設置各種約束條件，這些約束條件包括了范圍廣泛的物理和電氣性能參數(shù)，如常見的PCB線寬，過孔數(shù)目，阻抗范圍，還有峰值串擾，過沖特性，信號延時，阻抗匹配等，用仿真的結果做出在PCB中對時序、信號完整性、電磁兼容、時間特性及其他相關問題上做出最優(yōu)化的設計。

　　Cadence軟件針對高速PCB的設計開發(fā)了自己的設計流程，如圖2它的主要思想是用好的仿真分析設計來預防問題的發(fā)生，盡量在PCB制作前解決一切可能發(fā)生的問題。與左邊傳統(tǒng)的設計流程相比，最主要的差別是在流程中增加了控制節(jié)點，可以有效地控制設計流程。它將原理圖設計、PCB布局布線和高速仿真分析集成于一體，可以解決在設計中各個環(huán)節(jié)存在的與電氣性能相關的問題。通過對時序、信噪、串擾、電源結構和電磁兼容等多方面的因素進行分析，可以在布局布線之前對系統(tǒng)的信號完整性、電源完整性、電磁干擾等問題作最優(yōu)的設計。