半導體行業目前面臨集成電路（IC）制造方法的巨大變革，這一變革旨在不斷提高IC的性能和密度，可能會對設計方法產生影響。晶圓代工廠家目前正準備根據finFET概念加強使用三維晶體管結構的14nm和16nm工藝，因為相比較20nm的平面型晶體管，它們可以提供更高的性能。
　　通過提高載流通道，可從門控的三面對其進行環繞，從而使門控展現出更強的靜電控制。這克服了導致過多漏電流的短通道效應以及使用大量硅片制造的納米平面型晶體管所產生的其他問題。
　　
　　圖1：更好地說明了頻率范圍內的漏電流控制
　　多層面門控的進一步優勢在于單位范圍內的驅動電流多于平面型器件單位范圍內的驅動電流——相比于平面型器件，在等效門控長度相同的情況下，使用鰭（Fin）結構高度可創建有效容積更大的通道。這意味著有效性能更好。
　　通過增強FinFET性能，可在功率預算給定的情況下實現比體硅技術更高的頻率數。功耗降低源于以下兩個方面：對寬型高驅動標準單元的需求降低；以及漏電流量給定情況下，在較低電源電壓下工作的能力。但是，只有改變設計技術才能完全實現功耗降低性能。
　　基于標準單元的流程仍是實現高生產率IC實施的關鍵因素。過去數十年來，單元提取鞏固了綜合驅動設計流程的基礎，為高度自動化的數字電路實施提供了基礎，使得小規模團隊進行百萬門級電路設計成為可能。晶體管結構的變更以及相關的布局依賴效應即將突破設計流程的物理層、單元層和邏輯層之前的清晰接口，這使得設計人員在布局電路時不得不考慮低層特征。但是，通過增強單元級別智能化，可以維持標準單元提取的生產率優勢，并且仍然能夠獲得通過基于finFET的工藝實現的功率、性能和面積（PPA）優勢。
　　伴隨finFET而來的是電路結構因其外形變化而導致的根本性變革（圖2）。給定工藝的鰭（Fin）結構具有固定的寬度和間距。與平面工藝（可通過任意量增加晶體管寬度來提高整體驅動強度，從而改善大型扇區或高電容總線的性能）相比，finFET的有效寬度只能通過向晶體管添加更多鰭（Fin）結構才能予以改變。鰭（Fin）結構量化不僅提高模擬和自定義電路設計的復雜度，還對數字電路實施產生微妙而重要的影響。