2012 年 8 月 9 日，中國，北京 — All Programmable 技術和器件的全球領先企業賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布，其Zynq?-7000 All Programmable SoC 系列的峰值處理性能提升至 1 GHz，同時還將采用更小的封裝尺寸以實現更高的系統性能和可編程系統集成度。上述增強功能可進一步提高眾多高端影像與圖形處理應用的系統價值，從而充分滿足醫療以及有線與無線設備領域計算密集型系統的要求。Zynq-7000 All Programmable SoC 系列是業界首款緊密集成軟件、硬件及 I/O的“All Programmable”的器件。

　　羅德與施瓦茨公司(Rohde & Schwarz )公司的硬件項目負責人 Matthias Goetz 指出表示：“借助 Zynq，我們能夠將測量器件的軟硬件緊密整合在一起，這一前所未有的高集成度讓我們可以打造極其緊湊的物理解決方案和和高集成度的系統。我們非常欣賞FPGA 和業界標準處理子系統之間的高帶寬性能，這不但有助于我們加速處理和系統的開發進程，同時還能幫助我們在需要時隨時隨地將許多功能從處理器輕松轉移至可編程邏輯上。”

　　賽靈思這一全新的 1 GHz 性能標桿和之前的兩款業界最大型 Zynq-7000 器件的初始規范相比，性能提升了25%，這意味著 Zynq-7000 系列能夠滿足比此前預期更多的應用性能要求，尤其是對于密集型運算能力的影像或信號處理任務的系統，客戶原本需要采用多顆芯片才能滿足處理要求，但現在僅在一顆芯片上就能實現高端處理功能，從而可大幅降低 BOM成本，同時還能通過更出色的性能和更低的功耗來優化應用，而這些優勢都當之無愧地歸功于 ARM? 處理子系統和可編程邏輯之間的緊密集成。

　　除采用最高頻率達 1GHz 的 ARM雙核 Cortex?-A9 MPCore? 處理系統，Zynq-7045 器件也是賽靈思 All Programmable SoC 系列中的最大型器件，內含超過 500 萬個 ASIC 等效門(35萬個邏輯單元)和16 個 12.5Gb/s 串行收發器，并具備高達1334 GMACS的 DSP峰值性能。Zynq-7045 器件采用了 PCIe? Gen2 x8 硬模塊(可在可編程邏輯中用軟核實現PCIe x8 Gen3接口)，以及高性能 SelectIO? 技術(可支持高達 1866 Mb/s的更多 DDR3 存儲器接口以及 DDR 模式的 1.6 Gb/s LVDS 接口)，將進一步提升可編程系統集成度。

　　更多內容:賽靈思Zynq-7000 All Programmable SoC實現1GHz處理能力

　　賽靈思 Vivado 設計套件震撼登場 針對未來十年 “All Programmable”器件的顛覆之作

　　歷經四年的開發和一年的試用版本測試，賽靈思可編程顛覆之作 Vivado 設計套件終于震撼登場，并通過其早期試用計劃開始向客戶隆重推出。新的工具套件面向未來十年 “All-Programmable”器件而精心打造， 致力于加速其設計生產力。

　　賽靈思市場營銷與公司戰略高級副總裁Steve Glaser表示：“在過去的幾年中，賽靈思把??半導體技術的創新推向了一個新的高度，并釋放了可編程器件全面的系統級能力。隨著賽靈思在獲獎的Zynq?-7000 EPP(可 擴展式處理平臺)器件、革命性的3D Virtex?-7堆疊硅片互聯(SSI)的技術器件上的部署， 除了我們在FPGA技術上的不斷創新之外， ，我們正開啟著一個令人興奮的新時代——一個“All Programmable”器件的時代。”

　　“All Programmable”器件，將使設計團隊不僅能夠為他們的設計編程定制邏輯，而且也可以基于ARM?和賽靈思處理子系統、算法和I / O進行編程。總之，這是一個全面的系統級的器件。Steve Glaser說“未來“All Programmable”器件要比可編程邏輯設計更多。他們將是可編程的系統集成，投入的芯片越來越少，而集成的系統功能卻越來越多。”賽靈思開發 Vivado 設計套件的目的是為客戶提供一種具有完整系統可編程功能的新型工具套件，該套件遠遠超越了賽靈思為時甚久的旗艦型 ISE 設計套件。為幫助客戶順利過渡到Vivado 設計套件的使用，賽靈思將繼續堅定地為采用 7 系列及更早期的賽靈思 FPGA 技術的客戶提供 ISE 支持。今后 Vivado 設計套件將成為賽靈思的旗艦設計環境，支持所有 7 系列器件及賽靈思未來器件。

　　Vivado還包括一個全新的綜合引擎，旨在處理數以百萬計的邏輯單元。新的綜合引擎的關鍵是對System Verilog的強大支持。“Vivado的綜合引擎對System Veriog語言可綜合子集的支持， 比市場上任何其他工具都更好” Feist 說。 它的綜合速度是賽靈思ISE Design Suite綜合工具XST的三倍，并支持“快速”模式，使得設計師迅速把握設計的面積和規模。 另外，也讓他們調試問題的速度比之前采用RTL或門級原理圖快15倍。隨著越來越多的ASIC設計者轉向可編程平臺，賽靈思還在整個Vivado設計流程中提升了了Synopsys 設計約束 (SDC)。標準的使用開啟了一個新的自動化水平， 客戶現在可以訪問先進的EDA工具產生約束、檢查跨時鐘域、形式驗證， 甚至是利用像Synopsys PrimeTime那樣的工具進行靜態時序的分析。

　　更多內容:賽靈思vivado設計套件專題

　　賽靈思推出全球首款異構3D FPGA 業界帶寬最高

　　All Programmable技術和器件的全球領先企業賽靈思公司(Xilinx， Inc. (NASDAQ:XLNX) )今天宣布正式發貨 Virtex?-7 H580T FPGA—全球首款3D異構All Programmable產品。Virtex-7 HT采用賽靈思的堆疊硅片互聯 (SSI)技術，是提供業界帶寬最高的FPGA，可提供多達16個28 Gbps收發器和72個13.1 Gbps收發器，也是唯一能滿足關鍵Nx100G和400G線路卡應用功能要求的單芯片解決方案。結合賽靈思領先的100G變速機制(gearbox)、以太網 MAC、OTN和Interlaken IP，Virtex-7 HT可為客戶提供不同的系統集成度，從而滿足他們在向CFP2光學模塊轉型時對空間、功耗和成本的要求。

　　采用 SSI技術讓賽靈思不僅推出了基于臺積電(TSMC)28nm高性能、低功耗工藝的大容量器件，而且還能通過前所未有的大量收發器實現無與倫比的超高系統性能。市場上的競爭單芯片FPGA集成的28 Gbps通道數僅為該Virtex?-7 H580T FPGA的四分之一。Virtex-7 HT器件的異構化架構可以為核心FPGA和28 Gbps收發器芯片提供獨立的技術選項，從而避免浪費系統功耗和對計算任務毫無助益的高漏電晶體管對FPGA造成的負擔。在芯片上采用28Gbps收發器且獨立于核心FPGA架構， 進一步實現了卓越的噪聲隔離功能，實現最佳的整體信號完整性和系統空間余量，并針對設計收斂和更快上市，大大提升了生產力。

?

　　Virtex?-7 H580T器件采用堆疊硅片互聯(SSI)技術

　　圖一：Virtex?-7 H580T器件采用堆疊硅片互聯(SSI)技術在芯片上提供了獨立于核心FPGA架構的28 Gbps收發器， 實現了卓越的噪音隔離效果，最佳的整體信號完整性， 同時針對設計收斂提升了生產力。

　　更多內容:賽靈思推出全球首款異構3D FPGA 業界帶寬最高?