ADI公司的可編程DDS IC(3.5 GSPS AD9914和2.5 GSPS AD9915)擁有高達64-bit分辨率、直接引腳接入和快速頻率調諧，適用于精密通信系統。

　　滿足適合無線應用的直接數字頻率合成(DDS)技術的要求需要快速跳變和掃描。全球領先的高性能信號處理解決方案供應商ADI最近宣布，公司將以前的DDS集成電路(IC)時鐘速度提升了三倍以上。ADI公司的AD9914集成了片內高速12-bit DAC，每秒采樣速率達3.5千兆(GSPS)，AD9915則可達2.5 GSPS。兩種器件內核均支持能夠合成頻率捷變的高級數字可編程技術，可在頻率高達1.4 GHz下模擬用于各種通信應用(如無線基站、軍用和商用雷達)的輸出正弦波，還可以保護通信系統。

　　在本周舉行的IMS2012上，新款DDS器件將在ADI公司1725號展位進行演示，該器件內置一個32-bit并行端口，能夠極快速改變輸出信號的頻率、相位和幅度，還具有可編程模數功能，可擴大DDS IC的使用范圍，用于需要精確有理數關系的應用，例如信號發生器和其他實驗室設備。

?

　　ADI公司線性和RF產品副總裁Peter Real表示：“將高分辨率DDS IC的時鐘速度提升至3.5 GSPS后，我們的客戶可以產生更高的輸出頻率，同時提升動態性能。ADI公司的新款DDS產品代表技術的重大進步，與前幾代產品相比，可在寬得多的頻帶內實現更佳的無雜散動態范圍(SFDR)。AD9914和AD9915改進了SFDR，實現了快速跳頻和精密調頻分辨率，使設計人員可以在一個時鐘周期內通過超精密調頻更改頻率。

　　AD9914和AD9915建立時間僅需幾納秒，而粒度遠低于200 pHz。其他方法(包括內置嵌入式DDS功能的FPGA)很難在1 GHz以上的輸出信號上匹配ADI公司DDS IC的SFDR(優于-50dBc)，而且需要較高的工作功率和分立式DAC來合成正弦波。

　　AD9914和AD9915 DDS IC主要特性：

　　- 12-bit DAC分辨率、3.5 GSPS (AD9914)和2.5 GSPS (AD9915)時鐘速率

　　- 用于產生精密頻率的可編程模數模式和64-bit分辨率

　　- 1.5 GHz調諧范圍內的出色SFDR性能

　　- 雙累加器，用于頻率、相位或幅度的線性掃描

　　- 32-bit并行端口，允許引腳接入，以便調諧字，實現快速精密移位鍵控和調頻

　　- 全速運轉時功耗約2.5 W

　　3.7 安森美推出針對High-Q IPD工藝的設計套件

　　應用于高能效電子產品的首要高性能硅方案供應商安森美半導體(ON Semiconductor)宣布提供針對公司High-Q集成無源器件(IPD)工藝的完整從前到后工序工藝設計套件(PDK)。這PDK開發是為了配合安捷倫科技的先進設計系統(ADS) 2011電子設計輔助(EDA)軟件一起使用，使安森美半導體及安捷倫科技的客戶能夠充分利用業界最全面射頻(RF)及微波設計平臺的優勢。

　　安森美半導體的High-Q IPD工藝技術提供高電阻率硅銅(copper on high resistivity silicon)平臺，非常適合用于生產無源器件，如用于便攜、無線及射頻應用的平衡-不平衡轉換器、濾波器、耦合器、雙工器及匹配網絡。IPD技術用于安森美半導體在美國俄勒岡州Gresham的世界一流200 mm晶圓制造廠制造銅電感、精密電容及精密電阻。IPD為射頻系統級封裝提供高性價比方案。安森美半導體還為工程原型開發提供經濟合算的晶圓廠往返服務。此外，安森美半導體還提供多種應用定制規格的設計服務。
?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????

　　安森美半導體定制晶圓代工及IPD分部高級總監Rick Whitcomb說：“IPD工藝在射頻應用極受垂青，我們看到客戶極想要這工藝擴展至配合安捷倫的ADS平臺。我們為客戶提供包括布線和集成EM支援在內的完整ADS設計套件，他們便能利用安捷倫在射頻及微波設計領域經證明的專知之優勢。”

　　為客戶提供的全功能ADS設計套件可用于布線、仿真及驗證，支持電路圖驅使型布線生成、布線與電路圖對比檢驗、集成3D平面電磁及3D-FEM仿真器。

　　安捷倫科技EEsof EDA晶圓制造項目經理Juergen Hartung說：“ADS與IPD工藝完美匹配，ADS與安森美半導體IPD設計套件的組合使相互的客戶能夠獲得高效的集成設計平臺。ADS不僅為IPD裸片本身提供完整的從前到后工序應用平臺，還直接能設計出包含IPD的完整射頻模塊。”

　　3.8 飛思卡爾推出專供智能網絡用新一代QorIQ平臺

　　由于前二代QorIQ嵌入式多重核心處理器的成功及廣泛的市場接受度，飛思卡爾半導體又推出了第叁代QorIQ產品線的主力－新款的Layerscape系統架構。此一不依賴特定核心、能夠認知軟體的架構，在現今引進大量互連裝置、資料量暴增、安全需求日益嚴苛、即時服務又正在醞釀、網路通訊樣式更是越來越難以預期的態勢下，可解決了網路基礎設備代工商與日俱增的彈性及延伸性問題。

　　對于網路系統架構而言，Layerscape架構是一種全新的方法－把軟體及可程式性置于優先。它將封包加速及轉送運作模組化，不再透過高階的路由決策處理；讓層級之間的互動更為順暢；運用同步式run-to-completion模型；并在架構中採用標準的C/C++語言，以支援一致的程式化框架。絕佳的程式化彈性與架構延展性，衍生出即時、’軟性’的網路控制，保存軟體投資，并協助持續進展。

　　飛思卡爾網路與多媒體解決方案事業群資深副總裁暨總經理Tom Deitrich表示：為了應外界對于更聰明、更富動態網路的需求，飛思卡爾在QorIQ平臺上跨進了一大步，推出了嶄新的軟體認知型Layerscape架構。我們與競爭對手的不同之處，在于我們是將軟體認知整合為新架構的一部分，而非事后再拼湊。透過像是不依賴核心的相容特質、獨立而高效益的封包處理、加上即時的虛擬化能力等創舉，我們等于是提升了網路的智慧」
????????????????????????????????????????????????????????????????????????????????????????????????????

　　Layerscape架構係以飛思卡爾廣泛的網路智慧財產（IP）產品線為基礎所打造，它延伸并拓展了QorIQ資料路徑加速架構（Data Path Acceleration Architecture，DPAA）。該產品在設計時即綜觀了整體系統架構，具備最佳化可程式性，其封包處理效益及相關的效能增長都有突破性的進展。Layerscape架構是未來廣大QorIQ多重核心處理器的基礎，從可提供高達100 Gbps效能的多核心資料路徑元件，到高度整合、成本與能源俱省、運作功率不足3瓦的產品，都巧妙運用了Power Architecture?與ARM?技術。

　　模組化的Layerscape架構包括了叁種各自獨立、可延伸的層級，讓飛思卡爾在設計QorIQ元件時，可以視需要輕鬆擴充、減少、甚至抽除某一層級。這叁層分別是：

　　一般目的處理層（General-Purpose Processing Layer，GPPL）－提供一般目的的運算效能。這一層最適于虛擬云端服務、以及控制面應用

　　加速封包處理層（Accelerated Packet Processing Layer，APPL）－執行自主封包處理，并讓客戶以循序的、同步的、run-to-completion的模型自行撰寫加值功能，將硬體微架構予以抽象化，為客戶提供嵌入式、以C語言為基礎的程式模型

　　快速封包I/O層（Express Packet I/O Layer，EPIL）－促成網路介面之間真正決定性的線速級效能（可高達100G），支援第二層以上的交換功能

　　Layerscape架構以充裕的開發技術，協助客戶有效地配置、設定、調節及管理採用Layerscape架構的系統，將簡單易用提升至前所未有的程度，內容包括：

　　支援開放標準的軟體程式撰寫模型及關鍵性的市場創舉，如以軟體定義的網路（SDNs）

　　橫跨產品線各層級的單一、一致的架構及軟體，從入門級、功率受限的產品，到高階的多重核心產品

　　系統側寫及虛擬化工具，有助于詳細分析各種場合、并讓研發過程更顯流暢

　　專供使用者程式開發、與平臺無關的API，稱為VortiQa平臺服務套件（Platform Services Package，PSP），可用來簡化應用的轉移。PSP將復雜的硬體抽象化，讓大家可以在熟悉的Linux?操作空間裡進行應用研發，并以標準的C語言撰寫程式

　　廣泛的研發支援，其中包括由飛思卡爾伙伴們所提供的第叁方工具，RTOSes及全功能的Linux環境。來自飛思卡爾的內部支援則有CodeWarrior整合式開發環境（IDE）、參考設計線路板、先進的編譯器、CodeWarrior除錯與設定工具、模型及QorIQ最佳化套件等等。此外，飛思卡爾還提供了簡單易用的軟體程式庫、及垂直整合的VortiQa應用層軟體解決方案

　　無與倫比的專業，對于高度先進嵌入式軟體工具的投注紀錄，加上合作關係，將協助客戶從老舊的飛思卡爾產品及/或對手解決方案升級舊有軟體，巧妙地保護客戶塬有的軟體投資，并讓產品上市更為順利。未來採用Layerscape架構的QorIQ處理器，將運用Power Architecture技術。飛思卡爾會持續改良并投注在獨步業界的Power Architecture e6500核心上，該核心將是新產品線中效能最佳的核心之一。首件採用Layerscape架構的產品初期樣品，預計于2013年中時推出。


——電子發燒友網版權所有，轉載請注明出處！
?