3 IQ 控制信號(hào)的調(diào)試
高速DAC板采用了隔離變壓器將DAC芯片的差分輸出轉(zhuǎn)變?yōu)閱味溯敵?就時(shí)間積分而言,輸出信號(hào)中無(wú)直流分量,這給脈沖直流電平信號(hào)的生成帶來(lái)一定的困難。為此構(gòu)建了如圖5所示的IQ 控制信號(hào)調(diào)試系統(tǒng),依據(jù)相位翻轉(zhuǎn)系統(tǒng)輸出信號(hào)的幅相監(jiān)測(cè)結(jié)果,調(diào)整DAC賦值表。功率幅值監(jiān)測(cè)采用Agilent8990B峰值功率計(jì),相位監(jiān)測(cè)采用IQ 解調(diào)器和示波器。經(jīng)過(guò)反復(fù)調(diào)試,最終得到如圖6所示的DAC賦值表(兩路DAC相同),其對(duì)應(yīng)的DAC板模擬輸出即IQ 控制信號(hào)如圖7所示,相位翻轉(zhuǎn)系統(tǒng)輸出RF信號(hào)的幅相特性如圖8~9所示。
圖5 IQ控制信號(hào)調(diào)試系統(tǒng)
圖6 DAC賦值表
圖7 DAC輸出的IQ控制信號(hào)
從圖8可以看出,功率幅值在4μs脈沖內(nèi)保持一致,說(shuō)明相位跳變后信號(hào)的功率未發(fā)生變化。調(diào)整移相器,使IQ 解調(diào)器的LO 和RF信號(hào)在脈沖的前3μs保持同相,Q 輸出為零,I 為正極值(圖9(a)),后1μs的Q值依然為零,而I 信號(hào)跳變?yōu)樨?fù)極值,說(shuō)明相位變化了180°。將移相器相移90°,得到圖9(b)的IQ 波形,I 信號(hào)在相位跳變前后均為零值,而Q 信號(hào)的極性發(fā)生了改變。由于相位翻轉(zhuǎn)的絕對(duì)精度不是系統(tǒng)關(guān)鍵性指標(biāo),未對(duì)翻轉(zhuǎn)相位進(jìn)行精確測(cè)量,但依據(jù)以上測(cè)量結(jié)果,可基本確定翻轉(zhuǎn)相位在180°±2°范圍內(nèi)。對(duì)調(diào)制器IQ 脈沖電平信號(hào)進(jìn)行了長(zhǎng)期監(jiān)測(cè),其穩(wěn)定度達(dá)到±0.1%,對(duì)應(yīng)的翻轉(zhuǎn)相位的穩(wěn)定度優(yōu)于±0.5°。
圖8 翻轉(zhuǎn)系統(tǒng)RF輸出信號(hào)的幅度包絡(luò)
圖9 解調(diào)器輸出的IQ信號(hào)波形
由于DAC輸出電路的隔直特性,IQ 控制電平的負(fù)脈沖有較長(zhǎng)的下降過(guò)程(總時(shí)間積分為零),導(dǎo)致RF脈沖拖尾。對(duì)此我們調(diào)整了相位翻轉(zhuǎn)系統(tǒng)后的固態(tài)放大器(SSA)的時(shí)序和脈沖長(zhǎng)度,將拖尾部分予以截?cái)?其實(shí)現(xiàn)過(guò)程如圖10所示。
圖10 相位翻轉(zhuǎn)系統(tǒng)和SSA的時(shí)序以及輸出信號(hào)波形
從以上IQ 控制信號(hào)的調(diào)試過(guò)程可以得出,DAC板的交流輸出方式對(duì)FPGA 的功能發(fā)揮產(chǎn)生了極大的限制,數(shù)字信號(hào)波形(賦值表)與實(shí)際模擬輸出信號(hào)完全不同,給控制信號(hào)的邏輯編程過(guò)程帶來(lái)了較大的困難,而且某些比較復(fù)雜的信號(hào)可能無(wú)法生成。
4 在線測(cè)試結(jié)果
直線加速器全系統(tǒng)安裝結(jié)束后,開(kāi)啟相位翻轉(zhuǎn)系統(tǒng)和速調(diào)管,對(duì)能量倍增器進(jìn)行了在線調(diào)諧,并用峰值功率計(jì)測(cè)量能量倍增器輸出功率波形和增益。經(jīng)測(cè)試,6臺(tái)能量倍增器的增益均超過(guò)7dB,最高達(dá)到7.54dB(圖11)。經(jīng)長(zhǎng)期運(yùn)行監(jiān)測(cè),能量倍增器功率增益的穩(wěn)定度為±0.1dB,這說(shuō)明能量倍增器和相位翻轉(zhuǎn)系統(tǒng)都達(dá)到了設(shè)計(jì)指標(biāo)。
圖11 SLED輸出功率波形圖
5 結(jié) 論
基于FPGA 和IQ 調(diào)制器的相位翻轉(zhuǎn)系統(tǒng)產(chǎn)生了SLED 工作所需的4 μs 相位翻轉(zhuǎn)RF 脈沖信號(hào),相位翻轉(zhuǎn)精度約180°±2°,穩(wěn)定度達(dá)到±0.5°,SLED的能量增益最高達(dá)到7.54dB,增益的長(zhǎng)期穩(wěn)定性達(dá)到±0.1dB,整個(gè)能量倍增系統(tǒng)的各項(xiàng)指標(biāo)滿足設(shè)計(jì)要求。
通過(guò)相位翻轉(zhuǎn)系統(tǒng)的研制,證明了FPGA 可以產(chǎn)生微波系統(tǒng)控制所需的高速幅相調(diào)制信號(hào),因此即將開(kāi)展研制的800MeV 直線加速器微波數(shù)字低電平反饋控制系統(tǒng)擬采用FPGA 方案。同時(shí)我們也意識(shí)到DAC板的交流輸出方式不利于高速?gòu)?fù)雜控制信號(hào)的產(chǎn)生。但目前市場(chǎng)上尚無(wú)合適的高速高精度、直流輸出的DAC板。對(duì)此我們已和相關(guān)FPGA 研發(fā)單位聯(lián)合開(kāi)展了高速直流FPGA 專用DAC擴(kuò)展板的研制工作。
評(píng)論
查看更多