所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個(gè)電阻將信號(hào)接電源，一般用于時(shí)鐘信號(hào)數(shù)據(jù)信號(hào)等。下拉，就是通過一個(gè)電阻將信號(hào)接地，一般用于保護(hù)信號(hào)。

　　這是根據(jù)電路需要設(shè)計(jì)的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。

　　假如沒有上拉，時(shí)鐘和數(shù)據(jù)信號(hào)容易出錯(cuò)，畢竟，CPU的功率有限，帶很多BUS線的時(shí)候，提供高電平信號(hào)有些吃力。

　　而一旦這些信號(hào)被負(fù)載或者干擾拉下到某個(gè)電壓下，CPU無法正確地接收信息和發(fā)出指令，只能不斷地復(fù)位重啟。

　　假如沒有下拉，保護(hù)電路極易受到外界干擾，使CPU誤以為被保護(hù)對(duì)象出問題而采取保護(hù)動(dòng)作，導(dǎo)致誤保護(hù)。

　　上拉下拉，要根據(jù)電路要求來設(shè)置。

　　上拉電阻一般是一端接電源，一端接芯片管腳的電路中的電阻，下拉電阻一般是指一端接芯片管腳一端接地的電阻。

　　如下圖的兩個(gè)Bias Resaitor 電阻就是上拉電阻和下拉電阻。圖中，上部的一個(gè)Bias Resaitor 電阻因?yàn)槭墙拥兀蚨凶鱿吕娮瑁馑际菍㈦娐饭?jié)點(diǎn)A的電平向低方向（地）拉；同樣，圖中，下部的一個(gè)Bias Resaitor 電阻因?yàn)槭?a target="_blank">電源（正），因而叫做上拉電阻，意思是將電路節(jié)點(diǎn)A的電平向高方向（電源正）拉。當(dāng)然，許多電路中上拉下拉電阻中間的那個(gè)12k電阻是沒有的或者看不到的。我找來這個(gè)圖是RS－485/RS－422總線上的，可以一下子認(rèn)識(shí)上拉下拉的意思。但許多電路只有一個(gè)上拉或下拉電阻，而且實(shí)際中，還是上拉電阻的為多。

　　上拉下拉電阻的主要作用是在電路驅(qū)動(dòng)器關(guān)閉時(shí)給線路（節(jié)點(diǎn)）以一個(gè)固定的電平。

　　1 在RS－485總線中，它們的主要作用就是在線路所有驅(qū)動(dòng)器都釋放總線時(shí)讓所有節(jié)點(diǎn)的A－B端電壓在200mV或200mV以上（不考慮極性）。不然，如果接收器輸入端A和B間的電平低于±200mV（絕對(duì)值小于200mV），接收器輸出的邏輯電平將被當(dāng)作所傳輸數(shù)據(jù)的末位而被接收起來，這樣顯然是極容易產(chǎn)生通訊錯(cuò)誤的。

　　2 最容易見到的上拉電阻應(yīng)當(dāng)是NE555電路7腳作為輸出用的時(shí)候。實(shí)際上，它和一個(gè)三極管的C極或MOS管的D極有一個(gè)電阻接到電源＋上是一樣道理的。它的作用就是：當(dāng)管子（晶體管或MOS管）輸入關(guān)斷電平時(shí)，C極或D極有一個(gè)高電平（空載時(shí)約等于電源電壓）；當(dāng)管子（晶體管或MOS管）輸入導(dǎo)通電平時(shí)，C極或D極將與電源地（－）接通，因而有一個(gè)低電平。理想的應(yīng)為0V，但因?yàn)楣茏佑袑?dǎo)通電阻，因而有一定的電壓，不同的管子可能不一樣，相同的管子也可能因參數(shù)差異而小有差別，即便是真正的金屬接觸的電源開關(guān)，也是有接觸電阻/導(dǎo)通壓降（雖然不同電流下壓降不同）的；僅僅就導(dǎo)通而言，對(duì)于不同系列的集成電路來說，因?yàn)閼?yīng)用對(duì)象不同，導(dǎo)通后的輸出電壓有不同的規(guī)定，典型是TTL電平和CMOS電平的不同。這方面超過了本問題的內(nèi)容，將日志里另外處理。

　　3　建議：自己實(shí)驗(yàn)或用仿真軟件看看。

　　上拉電阻和下拉電阻的區(qū)別

　　上拉電阻和下拉電阻2者共同的作用是：避免電壓的“懸浮”，造成電路的不穩(wěn)定；

　　一、上拉電阻如圖所示：

　　1、概念：將一個(gè)不確定的信號(hào)，通過一個(gè)電阻與電源VCC相連，固定在高電平；

　　2、上拉是對(duì)器件注入電流；灌電流；

　　3、當(dāng)一個(gè)接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為高電平；

　　二、下拉電阻如圖所示：

　　1、 概念：將一個(gè)不確定的信號(hào)，通過一個(gè)電阻與地GND相連，固定在低電平；

　　2、下拉是從器件輸出電流；拉電流；

　　3、當(dāng)一個(gè)接有下拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為低電平；

　　上拉電阻很大，提供的驅(qū)動(dòng)電流很小，叫弱上拉;反之叫強(qiáng)上拉。

　　為什么要使用拉電阻：

　　上拉就是將不確定的信號(hào)通過一個(gè)電阻嵌位在高電平，電阻同時(shí)起限流作用，下拉同理。上拉是對(duì)器件注入電流，下拉是輸出電流，弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分。

　　對(duì)于非OC、OD輸出型電路提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

　　上拉電阻的主要應(yīng)用：

　　1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

　　2、OC門電路要輸出“1”時(shí)需要加上拉電阻，不加根本就沒有高電平。

　　3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻，但在用OC門作驅(qū)動(dòng)（例如：控制一個(gè) LED）灌電流工作時(shí)就可以不加上拉電阻。

　　4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

　　5、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

　　6、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　上拉電阻阻值的選擇原則包括：

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

　　2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

　　3、對(duì)于高速電路，過大的上拉電阻可能邊沿變平緩。

　　綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。

　　在很多單片機(jī)電路中，其I/O管腳檢測信號(hào)是以高、低電平來判斷是否有信號(hào)變化的，比如5V為高電平；0V為低電平。那么這些管腳如果不接上拉電阻的話，其電平信號(hào)就可能是隨機(jī)的了，0V~5V之間不一定是什么狀態(tài)，這樣的話單片機(jī)就不能正確地判斷是不是有信號(hào)電平變化了。因此給I/O管腳上接一個(gè)上拉電阻使它的檢測信號(hào)由不確定電平狀態(tài)拉到5V電平，單片機(jī)就能準(zhǔn)確地判斷是不是有信號(hào)變化了。同理，還有下拉電阻，把不確定電平狀態(tài)拉到0V，使系統(tǒng)更加穩(wěn)定。

　　上拉電阻的作用原理

　　單片機(jī)上拉電阻作用

　　1. 場效應(yīng)管的漏極開路門電路如下：

　　圖中上拉電阻作用分析如下：

　　管子導(dǎo)通或截止可以理解為單片機(jī)的軟件時(shí)端口置1或0.

　　（1）如果沒有上拉電阻（10k），將5V電源直接與場效應(yīng)管相連。

　　當(dāng)管子導(dǎo)通時(shí)， 管子等效一電阻，大小為1k左右，因此5v電壓全部加在此等效電阻上，輸出端Vout=5v。

　　當(dāng)管子截止時(shí)，管子等效電阻很高，可以理解為無窮大，因此5v的電壓也全部加在此等效電阻上，Vout=5v。

　　在這兩種情況下，輸出都為高電平，沒有低電平。

　　（2）如果有上拉電阻（10k），將5v電源通過此上拉電阻與與場效應(yīng)管相連。

　　當(dāng)管子導(dǎo)通時(shí)， 管子等效一電阻，大小為1k左右，與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/（上拉電阻+管子等效電阻）=5v * 1/（10+1） = 低電平。

　　當(dāng)管子截止時(shí)， 管子等效電阻很高，可以理解為無窮大，其與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/（上拉電阻+管子等效電阻）=5v * 無窮大 /（無窮大+1） = 高電平。

　　由（1）和（2），可以分析出等效電阻的作用。