DRAM在過去的幾十年里發(fā)展方向單一，以追求高密度存儲(chǔ)器為目標(biāo)，但***的鈺創(chuàng)科技沒有走傳統(tǒng)路線，而是開發(fā)全新的DRAM架構(gòu)，稱為RPC (Reduced Pin Count) DRAM。

在過去的幾十年里，DRAM產(chǎn)業(yè)的發(fā)展方向單一，以追求高密度存儲(chǔ)器為目標(biāo)，首先是非同步 DRAM，然后發(fā)展到DDR5同步DRAM。鈺創(chuàng)科技(Etron Technology)在今年度消費(fèi)性電子展(CES 2019)上表示該公司沒有走傳統(tǒng)路線，而是開發(fā)全新的DRAM架構(gòu)，稱為RPC (Reduced Pin Count) DRAM。

鈺創(chuàng)科技董事長(zhǎng)暨執(zhí)行長(zhǎng)盧超群表示，RPC DRAM只使用到一半數(shù)量的接腳，既能達(dá)到小型化，又能降低成本。他將RPC DRAM定位為小型化穿戴式裝置和終端AI子系統(tǒng)的理想選擇。盧超群補(bǔ)充說明，為了采用DDR4，現(xiàn)今許多研發(fā)小型穿戴式裝置的公司必須購買更多不需要的元件，「對(duì)于許多開發(fā)小型系統(tǒng)的研發(fā)人員來說，導(dǎo)入DDR4反而多余。」

RPC DRAM帶領(lǐng)DRAM技術(shù)藍(lán)圖往不同的方向發(fā)展。

更具體地說，鈺創(chuàng)的RPC DRAM號(hào)稱可提供16倍的DDR3頻寬，在40接腳的FI-WLCSP封裝中僅使用22個(gè)開關(guān)訊號(hào)；該公司表示，RPC DRAM在無需增加設(shè)計(jì)復(fù)雜性和成本的情況下，能提供DDR4的容量和頻寬。

RPC鎖定未被滿足的市場(chǎng)

市場(chǎng)研究機(jī)構(gòu)Objective Analysis的分析師Jim Handy對(duì) EE Times表示：「DRAM的有趣之處在于大廠僅關(guān)注每年出貨量可達(dá)數(shù)億甚至數(shù)十億顆的元件；這為鈺創(chuàng)這樣的公司提供了機(jī)會(huì)，前提是它們能夠想辦法說明標(biāo)準(zhǔn)型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(commodity DRAM)并不能滿足目前的市場(chǎng)需求，并制造出能滿足這些市場(chǎng)需求的零組件。這(RPC DRAM)就是一個(gè)例子。」

在被問到RPC DRAM 可用來解決哪些問題時(shí)，Handy 表示：「主要是節(jié)省成本和空間；鈺創(chuàng)提出了一個(gè)令人信服的論點(diǎn)，即RPC透過減少I/O接腳數(shù)目或以其他方式支援較小的邏輯晶粒(logic die)尺寸，進(jìn)而(藉由允許公司購買較低密度的元件)降低DRAM和FPGA或SoC 的成本。他補(bǔ)充指出：「我發(fā)現(xiàn)節(jié)省成本是任何一種新產(chǎn)品最吸引人的理由。」

RPC DRAM與DDR3或LPDDR3 DRAM相似，但是少了一半以上的接腳數(shù)。

與萊迪思建立合作關(guān)系

RPC DRAM不僅僅是新DRAM架構(gòu)的概念，鈺創(chuàng)還在CES展上透露該公司已經(jīng)與萊迪思半導(dǎo)體(Lattice Semiconductor)合作，展出可兼容鈺創(chuàng)RPC DRAM的萊迪思EPC5 FPGA解決方案。

為此EE Times詢問了萊迪思這間FPGA公司，在RPC DRAM架構(gòu)中發(fā)現(xiàn)了哪些傳統(tǒng)DRAM所沒有的「特點(diǎn)」或「優(yōu)勢(shì)」？該公司產(chǎn)品營(yíng)銷總監(jiān)Gordon Hands告訴我們：「包括FPGA在內(nèi)的許多芯片之使用者相當(dāng)重視I/O接腳，它們通常會(huì)對(duì)設(shè)計(jì)工程師帶來限制；透過消除對(duì)單獨(dú)控制和位址接腳(address pins)的需求，鈺創(chuàng)的RPC存儲(chǔ)器能減少對(duì)這些稀少資源的使用。」

那么萊迪思的FPGA采用RPC DRAM后，有變得更好用嗎？對(duì)此Hands解釋：「自從推出ECP品牌，萊迪思一直專注于提供比其他中階FPGA產(chǎn)品在每個(gè)邏輯容量上更高的FPGA頻寬，研發(fā)人員運(yùn)用I/O環(huán)路中的預(yù)設(shè)計(jì)元件來實(shí)現(xiàn)DDR存儲(chǔ)器界面，我們重新使用這些元件來支援鈺創(chuàng)的RPC。」

Hands指出，到目前為止萊迪思和鈺創(chuàng)的合作已經(jīng)證明了此概念性設(shè)計(jì)可以讓此兩間公司的芯片具兼容性；他補(bǔ)充，「在2019年上半年，萊迪思希望發(fā)表一系列參考設(shè)計(jì)和展示，促使客戶加快導(dǎo)入此技術(shù)。」

結(jié)合萊迪思FPGA與鈺創(chuàng)的PRC DRAM參考設(shè)計(jì)在CES 2019亮相。

RPC DRAM無可取代？

那么，OEM和ASIC研發(fā)人員對(duì)這種新型存儲(chǔ)器架構(gòu)的需求會(huì)有多高？除了RPC DRAM，是否有其他解決方案呢？對(duì)此Objective Analysis的Handy 表示：「目前不需要高密度DRAM的應(yīng)用通常會(huì)使用SRAM，但后者相當(dāng)昂貴；低密度DRAM是另一種選擇，但它們比大多數(shù)的設(shè)計(jì)需要更寬的界面。」

在Handy看來，RPC承諾能用更具成本效益的解決方案來取代以上兩者，因此只要鈺創(chuàng)能堅(jiān)持到底，他們應(yīng)該能在市場(chǎng)上獲得佳績(jī)。

鈺創(chuàng)的盧超群指出，縮小存儲(chǔ)器尺寸是導(dǎo)入穿戴式裝置的一個(gè)關(guān)鍵因素，存儲(chǔ)器尺寸太大將是目前的一大缺點(diǎn)。他以Google智慧眼鏡為例解釋，DDR3的頻寬足以讓智慧眼鏡擷取與播放影像，但問題是DDR3的9x13mm球閘陣列封裝(BGA)尺寸使其無法放進(jìn)智慧眼鏡。

盧超群表示，DDR3存儲(chǔ)器在x16配置的96球BGA封裝中，尺寸大約為9 x 13mm；無論晶粒容量多大，采用0.8 mm間距6列、16接腳，最小封裝尺寸維持不變，即使改用256 Mbit至8 Gbit任何容量的晶粒，封裝體積也是一樣。

但如果DRAM不是采用BGA封裝呢？對(duì)此盧超群解釋，F(xiàn)I-WLCSP的制程與BGA不同，「不是一次只封裝一顆芯片，而是一片晶圓一整批封裝；」而每個(gè)封裝單元都是半導(dǎo)體晶粒的大小，也就是小型的FI-WLCSP封裝內(nèi)就是一顆小晶粒。他表示：「RPC DRAM是世界上第一款采用FI-WLCSP封裝的 DRAM。」

采用不同封裝的RPC DRAM。

使用FI-WLCP封裝時(shí)，不用基板、也不用打線接合(wire-bonding)或覆晶(flip-chip)等封裝步驟。封裝元件內(nèi)包含沉積的電介質(zhì)和光學(xué)定義的導(dǎo)體，接著是電鍍和植錫球，所有制程都在完整晶圓片上進(jìn)行。

鈺創(chuàng)的影像和存儲(chǔ)器產(chǎn)品開發(fā)副總裁暨首席科學(xué)家Richard Crisp接受EE Times訪問時(shí)表示：「減少接腳數(shù)目和較小的晶粒尺寸為RPC DRAM能采用FI-WLCSP封裝的關(guān)鍵因素；」他強(qiáng)調(diào)：「沒有其他DRAM采用此封裝方式，RPC DRAM只有一粒米的大小。」

一切都與成本有關(guān)

要在市場(chǎng)上推廣 RPC DRAM，鈺創(chuàng)必須做什么？Objective Analysis的Handy認(rèn)為：「鈺創(chuàng)需要確保產(chǎn)品價(jià)格能為OEM廠商帶來成本效益，他們似乎正為了這個(gè)目標(biāo)在努力，由此可知他們正朝著對(duì)的方向前進(jìn)；而如果這些廠商可能會(huì)因?yàn)橐蕾噯我还?yīng)來源而感到不安的話，鈺創(chuàng)要是能列出替代供應(yīng)來源會(huì)有幫助。」

被問到RPC DRAM的晶圓代工伙伴時(shí)，鈺創(chuàng)僅表示該產(chǎn)品采用與該公司其他DRAM產(chǎn)品一樣的制造來源，但婉拒透露具體合作廠商名稱。至于RPC DRAM 的制程，鈺創(chuàng)的Crisp 強(qiáng)調(diào)：「與標(biāo)準(zhǔn) DDR3 相比，我們使用標(biāo)準(zhǔn)的制程與材料，不需要用到特別夸張的信令(signaling)或特殊材料。」