今日小編分享一篇經(jīng)驗之說，關于射頻板PCB的設計的規(guī)則和經(jīng)典案例可不要錯過哦 ！

一、射頻板PCB布局

（一）射頻板PCB布局原則

1 布局確定：布局前應對單板功能、工作頻段、電流電壓、主要射頻器件類型、EMC、相關射頻指標等有詳細了解，并明確疊層結(jié)構(gòu)、阻抗控制、外形結(jié)構(gòu)尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工說明（如需挖空、直接機殼散熱的器件尺寸位置）等。

另外還應明確主要射頻器件功率、散熱、增益、隔離度、靈敏度等指標以及濾波、偏置、匹配電路的連接，對功放電路還應得到器件手冊推薦的匹配走線要求或射頻場分析軟件仿真得到的阻抗匹配電路指導。

2物理分區(qū)：關鍵是根據(jù)單板的主信號流向規(guī)律安排主要元器件，首先根據(jù)RF 端口位置固定RF 路徑上的元器件，并調(diào)整其朝向以將RF 路徑的長度減到最小，除要考慮普通布局規(guī)則外，還須考慮如何減小各部分間相互干擾和抗干擾能力，保證多個電路有足夠的隔離，對于隔離度不夠或敏感、有強烈輻射源的電路模塊要考慮采用金屬屏蔽罩將射頻能量屏蔽在RF 區(qū)域內(nèi)。

3電氣分區(qū)：布局一般分為電源，數(shù)字和模擬三部分，要在空間上分開，布局走線不能跨區(qū)域。并盡可能將強電和弱電信號分開，將數(shù)字和模擬分開，完成同一功能的電路應盡量安排在一定的范圍之內(nèi)，從而減小信號環(huán)路面積。

（二） 射頻板PCB布線原則

1 盡可能將數(shù)字電路遠離模擬電路，確保射頻走線參考大面積地平面，并盡可能將射頻線走在表層上。

2 數(shù)字、模擬信號線不跨區(qū)域布線，如果射頻走線必須要穿過信號線，優(yōu)選：在它們之間沿著射頻走線布一層與主地相連的地；次選，保證射頻線與信號線十字交叉，可將容性耦合減到最小，同時盡可能在每根射頻走線周圍多布一些地，并連到主地。

一般，射頻印制線不宜并行布線且不宜過長，如果確實需要并行布線，應在兩條線之間加一條地線（地線打過孔，確保良好接地）。射頻差分線，走平行線，兩條平行線外側(cè)加地線（地線打過孔，確保良好接地），印制線的特性阻抗按器件的要求設計。

3 射頻印制電路板布線的基本順序：射頻線路→基帶射頻接口線（IQ 線）→時鐘線→電源部分→數(shù)字基帶部分→地。

4 考慮到綠油會對微帶線性能、信號等方面有影響，故建議頻率較高單板微帶線可以不涂覆綠油，中低頻率的單板微帶線建議涂覆綠油。

5 射頻走線通常不打孔，如必須RF 走線換層，應該將過孔尺寸減到最小，這樣不僅可以減少路徑電感，并可減少RF 能量泄漏到疊層板內(nèi)其他區(qū)域的機會。

6 雙工器、中頻放大器、混頻器總有多個RF/IF 信號相互干擾，RF 與IF 走線應盡可能走十字交叉，并在它們之間隔一塊地。

7 除特殊用途外，禁止RF 信號走線上伸出多余的線頭。

8 基帶射頻接口線（IQ 線）布線應該較寬一些，最好在10mil 以上，為避免相位誤差，線長盡可能相等，且盡可能間距相等。

9 射頻控制線要求走線盡可能短，依據(jù)傳輸控制信號器件的輸入輸出阻抗來調(diào)整布線長度，減少噪聲引入。走線遠離射頻信號、非金屬化孔和“地” 邊緣。走線周圍不要打地過孔，防止信號通過過孔耦合到射頻地。

10 盡可能將數(shù)字走線、電源走線遠離射頻電路；時鐘電路和高頻電路是主要干擾和輻射源，一定要單獨安排、遠離敏感電路。

11 主時鐘布線要求盡可能短，線寬推薦在10mil 以上，走線兩側(cè)包地，以防止其它信號線的干擾。建議用帶狀線形式走線。

12 數(shù)字、模擬信號線不跨區(qū)域布線，如果信號走線必須要穿過射頻線，優(yōu)選分層布線，在它們之間沿著射頻走線布一層與主地相連的地平面；次選射頻線與信號線十字交叉，頻率較低的數(shù)字信號可以從大封裝電容焊盤之間垂直通過，同時盡可能在每根射頻走線周圍多布一些地，并連到主地。此外，將射頻走線之間的并行長度減到最小可以將感性耦合減到最小。

13 壓控振蕩器（VCO）的控制線必須遠離RF 信號，必要時可以對VCO 控制線施行包地處理。

14 在PCB 板的每一層，應布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內(nèi)部信號層和電源分配層的地塊數(shù)量。

二、射頻板案例分析

（一）原理框圖（近端射頻單元）

單板整體布局

（二）原理框圖（遠端射頻單元-RRU）

單板整體布局

（三）設計注意事項

1 兩端平行需要拉長，最低距離1.5CM。

2 偏置電路供電部分與射頻線垂直放置。

3 混頻器出來中頻率信號應該筆直走線。

4 PI型衰減器布局。

5 本振電路（LO）按射頻信號處理，VCO電路盡量不與射頻電路 放置在同一面。

6 高速差分時鐘信號盡量布在內(nèi)層，有完整的參考地平面。

7 VCM為模擬輸入的共模電平偏置輸出。該引腳應通過一個0.1uF電容去耦至地。信號走線加粗包地處理。

8，射頻信號包地。