色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí):使用matlab和ISE 創(chuàng)建并仿真ROM IP核

FPGA學(xué)習(xí)交流 ? 2018-10-25 20:20 ? 次閱讀

大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來(lái)聊一聊使用matlab和ISE 創(chuàng)建并仿真ROM IP核。本人想使用簡(jiǎn)單的中值濾波進(jìn)行verilog相關(guān)算法的硬件實(shí)現(xiàn),由于HDL設(shè)計(jì)軟件不能直接處理圖像,大部分過(guò)程都是可以將圖像按照一定的順序保存到TXT文檔中,經(jīng)過(guò)Modelsim仿真后,處理的數(shù)據(jù)再經(jīng)過(guò)matlab顯示圖像;圖像首先通過(guò)matlab或者C語(yǔ)言保存在TXT文檔中,生成測(cè)試向量文件,然后在仿真軟件中進(jìn)行仿真處理,把處理后的數(shù)據(jù)保存為T(mén)XT格式,最后用matlab顯示,觀察結(jié)果。一般都是先創(chuàng)建MIF文件,將圖像中的像素信息用一個(gè)ROM儲(chǔ)存起來(lái),然后調(diào)用ROM里面的地址進(jìn)行處理,相當(dāng)于制作了一個(gè)ROM查找表。

Quartus II創(chuàng)建并仿真ROM的步驟:
1.在Quatus工程下生成一個(gè)ROM
2.編寫(xiě).mif文件,作為ROM的初始化文件
3.將.mif文件拷貝到Modelsim工程下
4.進(jìn)行Modelsim仿真


圖像保存的步驟:
1.使用matlab將圖像生成txt文。
115840k6zpqb9d557du67d.png


2.創(chuàng)建mif文件(Memory Initialization File):使用mif生成器、C語(yǔ)言或者matlab語(yǔ)言來(lái)生成;選擇直接使用matlab生成mif文件gray_image.mif;
115841lc18bybom8z8qyyj.png


生成的mif文件如下圖所示:
115851r00xnfnuxinxcx1l.png


3.調(diào)用mif文件生成ROM(verilog文件即.v文件)

使用Xilinx創(chuàng)建并仿真ROM的步驟:
1.編寫(xiě).coe文件,作為ROM的初始化文件,.coe文件的格式和內(nèi)容如代碼所示:
120349enb9gzgukbl5gnnl.png


2.生成的.coe文件格式如下圖所示:
120521hvsmm3a3b1dvr38b.png


3.使用Xilinx中的Core Generator完成ROM的例化(生成的.coe文件的圖像數(shù)據(jù)是一行行進(jìn)行讀取的)。打開(kāi)ISE,右鍵單擊New Source,如下圖所示:
120521u00xajh3s066zhx3.png


單擊之后選擇IP_Core_Generator,
120522exgk3hgdecerrdjj.png


單擊Next選項(xiàng),選擇Memories&Storage Elements->RAMs&ROMs->,選擇塊式存儲(chǔ)或者分布式存儲(chǔ)(這里根據(jù)存儲(chǔ)數(shù)據(jù)的大小進(jìn)行選擇,較小的可以選擇塊式存儲(chǔ))。
120817zrgzdwww20n9a0ww.png


點(diǎn)擊Next,然后Finish。然后就出現(xiàn)了下面的界面,一直點(diǎn)擊Next進(jìn)行ROM屬性的一些設(shè)置,直至完成:
120817crxs27r5ztx7kruf.png



120818spx06pra6gp6a7vn.png



然后就要選擇所需要的ROM的大小:
120818ha3aj1eca3d32a0a.png



120818wip5g1ppdsrefeec.png



portA 表示輸出要不要時(shí)鐘打拍輸出,這個(gè)是在mux里實(shí)現(xiàn)的; 在添加初始化文件的時(shí)候,將之前matlab生成的.coe文件添加到ROM IP核中去。
121109hsps5srcs8tc3vp5.png



121110tz9ep2apan8x9tfm.png




一直next下去,就可以得到初始化好的ROM IP核,可以在./ipcore_dir目錄下查看ROM文件,從而可以在頂層模塊中對(duì)ROM進(jìn)行例化。
121110ngfie9qpz4c0hz1e.png




生成的ROM文件的輸入輸出變量如下:
121319kapzsxuxpjpsyqyf.png




在頂層模塊中對(duì)ROM進(jìn)行例化如下:
121319nfpplkjjo5jjokgu.png




4.使用CoreGenerator完成ROM的例化后會(huì)生成一個(gè).mif文件,這是Modelsim進(jìn)行ROM仿真時(shí)需要的初始化文件,將.mif文件復(fù)制到Modelsim工程下進(jìn)行仿真。

5.查看ROM模塊中的初始化數(shù)據(jù),雙擊Rom模塊,出現(xiàn)如下圖的界面,點(diǎn)擊show按鈕,即可查看數(shù)據(jù);
121319bhdmrs4ebtn9rd44.png




各位,加油!
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21785

    瀏覽量

    605051
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    使用IP和開(kāi)源庫(kù)減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?103次閱讀
    使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>和開(kāi)源庫(kù)減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    AX14-Stream接口,完美適配UltraScale+/Zynq UltraScale+系列FPGA器件。 這一創(chuàng)新成果為用戶提供了快速可靠、低成本且高性能的解決方案,顯著縮短了產(chǎn)品上市時(shí)間。該IP支持
    的頭像 發(fā)表于 01-07 11:25 ?232次閱讀

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?1390次閱讀
    Vivado中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第一批 IP
    的頭像 發(fā)表于 10-30 17:39 ?366次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    如何申請(qǐng)xilinx IP的license

    在使用FPGA的時(shí)候,有些IP是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?452次閱讀
    如何申請(qǐng)xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    將ASIC IP核移植到FPGA上——更新概念推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問(wèn)題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?852次閱讀
    將ASIC <b class='flag-5'>IP</b>核移植到<b class='flag-5'>FPGA</b>上——更新概念<b class='flag-5'>并</b>推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    如何使用MATLAB創(chuàng)建預(yù)測(cè)模型

    在這篇文章中,我們將討論如何使用MATLAB創(chuàng)建預(yù)測(cè)模型。MATLAB(矩陣實(shí)驗(yàn)室)是一種用于數(shù)值計(jì)算、可視化和編程的高級(jí)編程語(yǔ)言和交互式環(huán)境。它廣泛應(yīng)用于工程、科學(xué)研究和金融領(lǐng)域。 1.
    的頭像 發(fā)表于 07-11 14:29 ?722次閱讀

    如何在ModelSim中添加X(jué)ilinx仿真庫(kù)

    。 9、再次打開(kāi)ModelSim,即可以看到Xilinx的庫(kù)已經(jīng)默認(rèn)出現(xiàn)在了庫(kù)列表里。以后仿真Xilinx的IP時(shí),就不用每次都添加庫(kù)了。
    發(fā)表于 07-03 18:16

    FPGA | Xilinx ISE14.7 LVDS應(yīng)用

    今天給大俠帶來(lái) Xilinx ISE14.7 LVDS應(yīng)用,話不多說(shuō),上貨。 最近項(xiàng)目需要用到差分信號(hào)傳輸,于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA中,主要通過(guò)原語(yǔ)實(shí)現(xiàn)差分信
    發(fā)表于 06-13 16:28

    FPGAIP使用技巧

    配置相應(yīng)的參數(shù)。 在進(jìn)行參數(shù)化配置時(shí),務(wù)必注意參數(shù)的取值范圍、限制條件和影響。避免由于錯(cuò)誤的參數(shù)配置導(dǎo)致IP無(wú)法正常工作。 集成和驗(yàn)證 : 將所選的IP
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用,適宜的IP核對(duì)開(kāi)發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫(kù)
    發(fā)表于 04-29 21:01

    利用ISEMatlab創(chuàng)建仿真FPGA設(shè)計(jì)中的ROM IP

    一般都是先創(chuàng)建MIF文件,將圖像中的像素信息用一個(gè)ROM儲(chǔ)存起來(lái),然后調(diào)用ROM里面的地址進(jìn)行處理,相當(dāng)于制作了一個(gè)ROM查找表。
    發(fā)表于 04-16 11:49 ?675次閱讀
    利用<b class='flag-5'>ISE</b>與<b class='flag-5'>Matlab</b><b class='flag-5'>創(chuàng)建</b><b class='flag-5'>并</b><b class='flag-5'>仿真</b><b class='flag-5'>FPGA</b>設(shè)計(jì)中的<b class='flag-5'>ROM</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    fpga仿真軟件有哪些

    此外,還有一些其他的FPGA仿真軟件,如Gvim和ISE等,可以根據(jù)具體需求和開(kāi)發(fā)環(huán)境進(jìn)行選擇。需要注意的是,不同的FPGA仿真軟件可能具有
    的頭像 發(fā)表于 03-15 14:00 ?4179次閱讀

    仿真

    #2024,為FPGA生態(tài)加油,為FPGA社區(qū)點(diǎn)贊#...使用IP時(shí)如何進(jìn)行modelsim仿真
    發(fā)表于 02-02 20:22

    AMD亮相ISE 2024:推進(jìn)沉浸式、自適應(yīng)與智能音視頻

    ISE 2024 上,AMD 與我們的合作伙伴將展示了前沿的音頻和視頻處理、領(lǐng)先的 AV-over-IP 標(biāo)準(zhǔn)(IPMX、NDI 和 Dante AV Ultra)、機(jī)器學(xué)習(xí)應(yīng)用以及基于
    的頭像 發(fā)表于 01-24 09:20 ?758次閱讀
    主站蜘蛛池模板: 大桥未久电影在线观看| 青柠在线观看视频在线| 亚洲精品视频免费看| 好男人好资源在线观看| 中文字幕乱码亚洲无线三区| 女人高潮被爽到呻吟在线观看| 大中国免费视频大全在线观看| 午夜亚洲精品不卡在线| 久见久热 这里只有精品| 99精品AV无码一区二区| 偷拍自怕亚洲在线第7页| 久久久久久久久性潮| 成人免费视频在线| 亚洲精品免播放器在线观看| 男男高h浪荡受h| 国产精品视频第一区二区三区| 国产精品青草久久福利不卡 | 国产在线一区二区AV视频| 综合激情区视频一区视频二区| 日本三级黄色大片| xxnx日本| 亚洲熟女片嫩草影院| 人妻仑乱少妇88MAV| 九九热这里都是精品| 国产3级在线观看| 直插下身完整的欧美版| 帅哥操帅哥| 欧美阿v在线天堂| 精品国产免费观看久久久| 成人 迅雷下载| 最近2019年日本中文免费字幕| 无码射肉在线播放视频| 欧美成人精品高清在线观看| 国内偷拍夫妻av| 东北足疗店妓女在线观看| 最新无码二区日本专区| 亚洲精品九色在线网站| 日本久久久久亚洲中字幕| 久久婷婷色香五月综合激情 | 亚洲香蕉视频在线播放| 伸进同桌奶罩里摸她胸作文|