色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Wishbone總線周期之?dāng)?shù)據(jù)組織

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-22 10:14 ? 次閱讀

說明:B.4版的Wishbone手冊(cè)本節(jié)內(nèi)容寫的比較繁瑣,因此沒有像前文一樣繼續(xù)翻譯。

數(shù)據(jù)組織是指數(shù)據(jù)的傳送順序。目前常見的32為處理器的數(shù)據(jù)總線粒度為1字節(jié),在傳送時(shí),一個(gè)32位數(shù)據(jù)的最高字節(jié)可以放在數(shù)據(jù)總線的最低8位傳送,也可以放在數(shù)據(jù)總線的最高8位傳送,因此出現(xiàn)了大端和小端兩種數(shù)據(jù)組織方法。大端是指一個(gè)數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最低位傳送或者放在地址較小的存儲(chǔ)器位置存儲(chǔ);小端是指一個(gè)數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最高位傳送或者放在地址較高的存儲(chǔ)器位置存儲(chǔ)。Wishbone同時(shí)支持大端和小端兩者數(shù)據(jù)組織方式。當(dāng)數(shù)據(jù)總線的粒度和寬度相同時(shí),大端和小端是一樣的。

大端模式

所謂的大端模式(Big-endian),是指數(shù)據(jù)的高字節(jié),保存在內(nèi)存的低地址中,而數(shù)據(jù)的低字節(jié),保存在內(nèi)存的高地址中,這樣的存儲(chǔ)模式有點(diǎn)兒類似于把數(shù)據(jù)當(dāng)作字符串順序處理:地址由小向大增加,而數(shù)據(jù)從高位往低位放;

例子:

0000430: e684 6c4e 0100 1800 53ef 0100 0100 0000
0000440: b484 6c4e 004e ed00 0000 0000 0100 0000

在大端模式下,前32位應(yīng)該這樣讀: e6 84 6c 4e ( 假設(shè)int占4個(gè)字節(jié))

記憶方法: 地址的增長順序與值的增長順序相反

圖20 一個(gè)大端的例子

小端模式

所謂的小端模式(Little-endian),是指數(shù)據(jù)的高字節(jié)保存在內(nèi)存的高地址中,而數(shù)據(jù)的低字節(jié)保存在內(nèi)存的低地址中,這種存儲(chǔ)模式將地址的高低和數(shù)據(jù)位權(quán)有效地結(jié)合起來,高地址部分權(quán)值高,低地址部分權(quán)值低,和我們的邏輯方法一致。

例子:

0000430: e684 6c4e 0100 1800 53ef 0100 0100 0000
0000440: b484 6c4e 004e ed00 0000 0000 0100 0000

在小端模式下,前32位應(yīng)該這樣讀: 4e 6c 84 e6( 假設(shè)int占4個(gè)字節(jié))

記憶方法: 地址的增長順序與值的增長順序相同

圖21 一個(gè)小端的例子

現(xiàn)狀

目前Intel的80x86系列芯片是唯一還在堅(jiān)持使用小端的芯片,ARM芯片默認(rèn)采用小端,但可以切換為大端;而MIPS等芯片要么采用全部大端的方式儲(chǔ)存,要么提供選項(xiàng)支持大端——可以在大小端之間切換。另外,對(duì)于大小端的處理也和編譯器的實(shí)現(xiàn)有關(guān),在C語言中,默認(rèn)是小端(但在一些對(duì)于單片機(jī)的實(shí)現(xiàn)中卻是基于大端,比如Keil 51C),Java是平臺(tái)無關(guān)的,默認(rèn)是大端。在網(wǎng)絡(luò)上傳輸數(shù)據(jù)普遍采用的都是大端。[

這兩者數(shù)據(jù)組織方式在一般文獻(xiàn)中都可以找到。總線標(biāo)準(zhǔn)只定義接口通信協(xié)議,而數(shù)據(jù)的組織本質(zhì)上取決于主設(shè)備和從設(shè)備的設(shè)計(jì)。有時(shí)需要將大端和小端的接口互聯(lián)起來,圖22給出了將數(shù)據(jù)組織為大端的IP A和數(shù)據(jù)組織為大端的IP B相連的情形。IP A和IP B的數(shù)據(jù)總線寬度都是32為,粒度為8位。

圖22 大端和小端的接口互聯(lián)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7514

    瀏覽量

    164023
  • 數(shù)據(jù)總線
    +關(guān)注

    關(guān)注

    2

    文章

    58

    瀏覽量

    17590
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    wishbone總線

    想請(qǐng)教各位前輩,wishbone在工作中很常用嗎?我最近在學(xué)關(guān)于這個(gè)的代碼,感覺很難懂,而時(shí)間又感覺不大夠用,需要重點(diǎn)攻擊, 所以想知道是否值得投入大量的時(shí)間去研究它。望各位前輩不吝賜教
    發(fā)表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設(shè)計(jì)

    部件,提高系統(tǒng)吞吐量。FLASH接口的設(shè)計(jì) 由于OR1200采用的是WISHBONE共享總線,其地址線為32位,數(shù)據(jù)線也為32位。設(shè)計(jì)中采用將低位與FLASH相聯(lián)接,并將接口位度設(shè)計(jì)為16位。原理框圖
    發(fā)表于 12-05 10:35

    基于Wishbone片上總線的IP核的互聯(lián)

    以 FPGA 技術(shù)為基礎(chǔ),以Verilog HDL 為載體,設(shè)計(jì)了遵守Wishbone 片上總線規(guī)范的IP 核接口,實(shí)現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
    發(fā)表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設(shè)計(jì)

    本文介紹的基于Wishbone總線的UART IP核的設(shè)計(jì)方法,通過驗(yàn)證表明了各項(xiàng)功能達(dá)到預(yù)期要求,為IP核接口的標(biāo)準(zhǔn)化設(shè)計(jì)提供了依據(jù)。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發(fā)表于 06-10 11:47 ?3792次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設(shè)計(jì)

    基于WISHBONE總線的FLASH閃存接口設(shè)計(jì)

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點(diǎn),并對(duì)WISHBONE總線作了簡單的介紹,詳細(xì)說明了FLASH memory 與WISHBONE 總線的硬件接口設(shè)計(jì)及部分Ve
    發(fā)表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設(shè)計(jì)

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統(tǒng)中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設(shè)計(jì)和物理實(shí)現(xiàn).文中較其體地介紹了GPIO_W B核的體系結(jié)構(gòu)以及WISHBONE接Q和DMA傳偷方式
    發(fā)表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實(shí)現(xiàn)UART IP核設(shè)計(jì)

    該設(shè)計(jì)采用了自頂向下的模塊化劃分和有限狀態(tài)機(jī)相結(jié)合的方法,由于其應(yīng)用了標(biāo)準(zhǔn)的Wishbone總線接口,從而使微機(jī)系統(tǒng)與串行設(shè)備之間的通信更加靈活方便。驗(yàn)證結(jié)果表明,這種新的架構(gòu)
    發(fā)表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實(shí)現(xiàn)UART IP核設(shè)計(jì)

    基于FPGA的SDX總線Wishbone總線接口設(shè)計(jì)

    介紹了基于硬件描述語言Verilog HDL設(shè)計(jì)的SDX總線Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn),并通過Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺(tái)上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發(fā)表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設(shè)計(jì)

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設(shè)計(jì)

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設(shè)計(jì)_陳俊銳
    發(fā)表于 03-19 11:31 ?0次下載

    Wishbone一般總線規(guī)范的共同特點(diǎn)

    支持用戶定義的標(biāo)簽。這些標(biāo)簽可以用于為地址、數(shù)據(jù)總線提供額外的信息如奇偶校驗(yàn),為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbo
    的頭像 發(fā)表于 07-06 08:07 ?3008次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規(guī)范的共同特點(diǎn)

    Wishbone總線周期之復(fù)位操作

    這些信號(hào),以響應(yīng)復(fù)位周期。RST_I被復(fù)位(變?yōu)?)后的第一個(gè)時(shí)鐘上升沿到來后,主機(jī)接口的STB_O和CYC_O信號(hào)可以被立即置位(變?yōu)?)。
    的頭像 發(fā)表于 07-11 09:07 ?3312次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b><b class='flag-5'>周期</b>之復(fù)位操作

    Wishbone總線的異步周期結(jié)束路徑

    在圖25的上升沿1,主設(shè)備發(fā)起操作,在上升沿2,從設(shè)備將ACK_O置高,在上升沿3,從設(shè)備知道主設(shè)備將發(fā)起新的操作,于是將ACK_O繼續(xù)置高。因此, 3個(gè)時(shí)鐘周期就完成了2次操作,而不是原來大的4個(gè)
    的頭像 發(fā)表于 07-24 09:08 ?3044次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的異步<b class='flag-5'>周期</b>結(jié)束路徑

    一個(gè)簡單的Wishbone從設(shè)備的RTL代碼

    前文曾經(jīng)指出,Wishbone總線規(guī)范是"輕量級(jí)(Lightweight)"規(guī)范,它實(shí)現(xiàn)起來非常簡單緊湊,接口需要的互聯(lián)邏輯非常少。這里給出一個(gè)Wishbone從設(shè)備的一個(gè)例子,如圖21所示。該從
    的頭像 發(fā)表于 07-31 09:11 ?4476次閱讀
     一個(gè)簡單的<b class='flag-5'>Wishbone</b>從設(shè)備的RTL代碼

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費(fèi)不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會(huì)免費(fèi),而Wishbone 是絕對(duì)免費(fèi)的。三種總線都是同步的總線,使用時(shí)
    的頭像 發(fā)表于 08-11 09:14 ?4812次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括

    Wishbone II交易總線:速度的另一個(gè)等級(jí)

    Wishbone B.3總線。以類似的方式,Altera引入了自己的互連方案,稱為Avalon Bus,SOPC Builder和Nios(II)系統(tǒng)就是圍繞該方案制造的。Xilinx 還推出了自己的總線,稱為片上外設(shè)
    的頭像 發(fā)表于 11-14 15:38 ?1259次閱讀
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個(gè)等級(jí)
    主站蜘蛛池模板: 色欲AV亚洲永久无码精品麻豆| 国内久经典AAAAA片| 色综合 亚洲 自拍 欧洲| 久久久精品3d动漫一区二区三区| 高清无码色大片中文| 91偷偷久久做嫩草电影院| 亚洲精品久久久久69影院| 三级网址在线| 捏揉舔水插按摩师| 久久黄色免费| 国内极度色诱视频网站| 第一次处破女18分钟免费| 99久久精品全部| 中文无码字慕在线观看| 亚洲欧美日韩国产精品26u| 手机看片国产日韩欧美| 欧美精品AV一区二区无码| 久久视频这里只精品99re8久| 国产精品综合AV一区二区国产馆| 扒开老师大腿猛进AAA片| 97人妻中文字幕免费视频| 婬香婬色天天视频| 亚洲色欲啪啪久久WWW综合网| 性XXXXX搡XXXXX搡景甜| 首页_亚洲AV色老汉影院| 日韩人妻无码精品-专区| 欧美一区二区三区不卡免费| 欧美人禽Zozo动人物杂交| 男人和女人一起愁愁愁很痛 | 久久香蕉国产线看观看精品| 国产亚洲精品久久精品69| 国产精品丰满人妻AV麻豆| 成人精品综合免费视频| xxx成熟xxx| CHRISTMAS农村夫妻HO| 99精品成人无码A片观看金桔| 中文字幕人成人乱码亚洲AV| 伊人影院2019| 在线国产视频观看| 综合亚洲桃色第一影院| 2021国产精品视频一区|