為了實現在給定時鐘頻率下的最大可能吞吐量,Wishbone采用了周期異步結束方式。這樣做的結果是從主設備的STB_O到從設備的ACK_O/ERR_O/RTY_O再到主設備的ACK_I/ERR_I/RTY_I輸入形成了一個異步回路,如圖23。在大型SoC設計中,該回路往往成為整個設計的關鍵路徑,限制系統時鐘頻率的進一步提高。在深亞微米時代,由于線延遲往往比門延遲更大,這一異步回路更加可能成為系統性能的瓶頸。
圖23 Wishbone總線的異步周期結束路徑
這一問題的最簡單解決方法是插入寄存器將回路斷開,但這樣做的缺點是在每一次總線操作中都需要插入一個等待周期,從而制約了總線吞吐量。如圖24所示,在上升沿0主設備發起了一次操作,在上升沿1從設備發起響應將ACK_O置高,在上升沿2主設備檢測到ACK_I為高完成第一次操作并發起第二次操作,但是在上升沿2從設備并不知道主設備會發起第二次操作,因此只能將ACK_O信號置低。在上升沿3從設備才能對第二次操作發起響應將ACK_O置高,在上升沿3主設備檢測到ACK_I為高完成第二次操作。
圖24 Wishbone總線的傳統同步周期結束方式
在圖24中,每一次傳輸都需要兩個時鐘周期,一半的帶寬被浪費。如果從設備在上升沿3知道主設備將發起新的操作,它將能夠在上升沿3就對主設備的操作發起響應,從而節省時鐘周期提高了系統的吞吐量,利用該思想改進后的同步時序如圖25所示。
圖25 Wishbone總線改進的同步周期結束方式
在圖25的上升沿1,主設備發起操作,在上升沿2,從設備將ACK_O置高,在上升沿3,從設備知道主設備將發起新的操作,于是將ACK_O繼續置高。因此, 3個時鐘周期就完成了2次操作,而不是原來大的4個時鐘周期,于是吞吐量提高了25%。一般的,改進后,N次操作需要N+1個時鐘周期,而不是2N個時鐘周期,吞吐量改善為(N-1)/N%。
改進后的同步周期結束方式具備異步周期結束方式的吞吐量優勢,同時具備傳統同步結束方式的延遲優勢。改進后的同步周期結束方式稱作Wishbone寄存反饋周期結束方式。
表2 優化結果比較
-
寄存器
+關注
關注
31文章
5394瀏覽量
122236 -
總線
+關注
關注
10文章
2924瀏覽量
88902 -
Wishbone
+關注
關注
0文章
16瀏覽量
10466
原文標題:【博文連載】Wishbone總線同步結束與異步結束對比
文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
wishbone總線
基于WISHBONE總線的FLASH閃存接口設計
基于Wishbone片上總線的IP核的互聯
基于Wishbone總線的UART IP核設計

基于WISHBONE總線的FLASH閃存接口設計

基于WISHBONE總線的通用接口控制器

Wishbone總線實現UART IP核設計

基于FPGA的SDX總線與Wishbone總線接口設計

Wishbone一般總線規范的共同特點

Wishbone總線的突發結束

Wishbone總線的主要特征概括

Wishbone II交易總線:速度的另一個等級

評論