色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Wishbone總線的異步周期結束路徑

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-24 09:08 ? 次閱讀

為了實現在給定時鐘頻率下的最大可能吞吐量,Wishbone采用了周期異步結束方式。這樣做的結果是從主設備的STB_O到從設備的ACK_O/ERR_O/RTY_O再到主設備的ACK_I/ERR_I/RTY_I輸入形成了一個異步回路,如圖23。在大型SoC設計中,該回路往往成為整個設計的關鍵路徑,限制系統時鐘頻率的進一步提高。在深亞微米時代,由于線延遲往往比門延遲更大,這一異步回路更加可能成為系統性能的瓶頸。

圖23 Wishbone總線的異步周期結束路徑

這一問題的最簡單解決方法是插入寄存器將回路斷開,但這樣做的缺點是在每一次總線操作中都需要插入一個等待周期,從而制約了總線吞吐量。如圖24所示,在上升沿0主設備發起了一次操作,在上升沿1從設備發起響應將ACK_O置高,在上升沿2主設備檢測到ACK_I為高完成第一次操作并發起第二次操作,但是在上升沿2從設備并不知道主設備會發起第二次操作,因此只能將ACK_O信號置低。在上升沿3從設備才能對第二次操作發起響應將ACK_O置高,在上升沿3主設備檢測到ACK_I為高完成第二次操作。

圖24 Wishbone總線的傳統同步周期結束方式

在圖24中,每一次傳輸都需要兩個時鐘周期,一半的帶寬被浪費。如果從設備在上升沿3知道主設備將發起新的操作,它將能夠在上升沿3就對主設備的操作發起響應,從而節省時鐘周期提高了系統的吞吐量,利用該思想改進后的同步時序如圖25所示。

圖25 Wishbone總線改進的同步周期結束方式

在圖25的上升沿1,主設備發起操作,在上升沿2,從設備將ACK_O置高,在上升沿3,從設備知道主設備將發起新的操作,于是將ACK_O繼續置高。因此, 3個時鐘周期就完成了2次操作,而不是原來大的4個時鐘周期,于是吞吐量提高了25%。一般的,改進后,N次操作需要N+1個時鐘周期,而不是2N個時鐘周期,吞吐量改善為(N-1)/N%。

改進后的同步周期結束方式具備異步周期結束方式的吞吐量優勢,同時具備傳統同步結束方式的延遲優勢。改進后的同步周期結束方式稱作Wishbone寄存反饋周期結束方式。

表2 優化結果比較

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5394

    瀏覽量

    122236
  • 總線
    +關注

    關注

    10

    文章

    2924

    瀏覽量

    88902
  • Wishbone
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10466

原文標題:【博文連載】Wishbone總線同步結束與異步結束對比

文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏

    評論

    相關推薦

    wishbone總線

    想請教各位前輩,wishbone在工作中很常用嗎?我最近在學關于這個的代碼,感覺很難懂,而時間又感覺不大夠用,需要重點攻擊, 所以想知道是否值得投入大量的時間去研究它。望各位前輩不吝賜教
    發表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設計

    的靈活性。FLASH讀接口設計該接口可實現單周期讀與塊讀功能,時序部分與WISHBONE兼容。由于采用的FLASH最大讀周期時間至少為90ns,故只有在總線時鐘工作在10MHz以下頻率
    發表于 12-05 10:35

    基于Wishbone片上總線的IP核的互聯

    以 FPGA 技術為基礎,以Verilog HDL 為載體,設計了遵守Wishbone 片上總線規范的IP 核接口,實現了片上系統的IP 核互聯。
    發表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設計

    本文介紹的基于Wishbone總線的UART IP核的設計方法,通過驗證表明了各項功能達到預期要求,為IP核接口的標準化設計提供了依據。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發表于 06-10 11:47 ?3901次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計

    基于WISHBONE總線的FLASH閃存接口設計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Ve
    發表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設計和物理實現.文中較其體地介紹了GPIO_W B核的體系結構以及WISHBONE接Q和DMA傳偷方式
    發表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實現UART IP核設計

    該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構
    發表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計

    基于FPGA的SDX總線Wishbone總線接口設計

    介紹了基于硬件描述語言Verilog HDL設計的SDX總線Wishbone總線接口轉化的設計與實現,并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計_陳俊銳
    發表于 03-19 11:31 ?0次下載

    Wishbone一般總線規范的共同特點

    支持用戶定義的標簽。這些標簽可以用于為地址、數據總線提供額外的信息如奇偶校驗,為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbone規范只定義標簽的時序,而標簽的具
    的頭像 發表于 07-06 08:07 ?3098次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點

    Wishbone總線周期之復位操作

    這些信號,以響應復位周期。RST_I被復位(變為0)后的第一個時鐘上升沿到來后,主機接口的STB_O和CYC_O信號可以被立即置位(變為1)。
    的頭像 發表于 07-11 09:07 ?3403次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b><b class='flag-5'>周期</b>之復位操作

    標準Wishbone協議:流水線Wishbone協議

    注意3.30:在總線周期期間置位ERR_I信號,會立即結束周期,意味著從機通知主機在該周期期間發生了錯誤。當從機邏輯電路檢測到錯誤,便會置
    的頭像 發表于 07-12 08:38 ?4949次閱讀
    標準<b class='flag-5'>Wishbone</b>協議:流水線<b class='flag-5'>Wishbone</b>協議

    Wishbone總線的突發結束

    在時鐘上升沿1,主設備將DAT_I()采樣完成整個突發讀操作,同時主設備將新地址信號放到地址總線ADR_O()上,將新數據信號放到數據總線DAT_O()上,將WE_O置為高表示寫操作,CTI_O
    的頭像 發表于 07-26 09:01 ?3257次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的突發<b class='flag-5'>結束</b>

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會免費,而Wishbone 是絕對免費的。三種總線都是同步的總線,使用時
    的頭像 發表于 08-11 09:14 ?4898次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括

    Wishbone II交易總線:速度的另一個等級

    Wishbone B.3總線。以類似的方式,Altera引入了自己的互連方案,稱為Avalon Bus,SOPC Builder和Nios(II)系統就是圍繞該方案制造的。Xilinx 還推出了自己的總線,稱為片上外設
    的頭像 發表于 11-14 15:38 ?1355次閱讀
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品
    主站蜘蛛池模板: 99精品在线播放 | 亚洲AV久久无码精品九号软件 | 欧美最猛12teevideos欧美 欧美最猛12teevideos | 午夜伦yy44880影院 | 国产 日韩 欧美 综合 激情 | 国产69精品久久久久观看软件 | 国产乱国产乱老熟300部视频 | 青青久久国产 | 国产成人精品精品欧美 | 亚洲伊人久久综合影院2021 | 国产午夜一级鲁丝片 | 韩国演艺圈qvod | 男人的天堂MV在线视频免费观看 | 久久视热频国只有精品 | 青青草原成人 | av网站视频在线观看 | 久久久久青草大香线综合精品 | 国产中文字幕乱码一区 | 99久女女精品视频在线观看 | 日韩 亚洲 欧美 中文 高清 | 国产成人免费高清在线观看 | 久久久久国产精品嫩草影院 | 91精品一区二区三区在线观看 | 收集最新中文国产中文字幕 | 鞋奴的视频VK | 最近更新2019中文字幕免费 | 少妇无码吹潮久久精品AV | 91黄色大片 | 欧美残忍xxxx极端 | 蜜柚影院在线观看免费高清中文 | 99热这里只有的精品 | 破苞流血哭泣 magnet | YELLOW日本免费观看播放 | 绝色娇嫩美人妻老师 | 日韩视频中文在线一区 | 国产精品久久人妻拍拍水牛影视 | 两个人的视频hd全免费 | 麻豆免费版 | 99精品视频一区在线视频免费观看 | 久久天天综合 | 思思久久99热只有频精品66 |