存儲原理

存儲原理示意圖：行選與列選信號將使存儲電容與外界間的傳輸電路導(dǎo)通，從而可進(jìn)行放電（讀取）與充電（寫入）。另外，圖中刷新放大器的設(shè)計并不固定，目前這一功能被并入讀出放大器（Sense Amplifier ,簡稱S-AMP）；

DLL

延遲鎖定回路（DLL）的任務(wù)是根據(jù)外部時鐘動態(tài)修正內(nèi)部時鐘的延遲來實(shí)現(xiàn)與外部時鐘的同步；

DLL有時鐘頻率測量法（CFM，Clock Frequency Measurement）和時鐘比較法（CC，Clock Comparator）； CFM是測量外部時鐘的頻率周期，然后以此周期為延遲值控制內(nèi)部時鐘，這樣內(nèi)外時鐘正好就相差一個時鐘周期，從而實(shí)現(xiàn)同步。DLL就這樣反復(fù)測量反復(fù)控制延遲值，使內(nèi)部時鐘與外部時鐘保持同步。

CC的方法則是比較內(nèi)外部時鐘的長短，如果內(nèi)部時鐘周期短了，就將所少的延遲加到下一個內(nèi)部時鐘周期，然后再與外部時鐘做比較，若是內(nèi)部時鐘周期長了，就將多出的延遲從下一個內(nèi)部時鐘刨除，如此往復(fù)，最終使內(nèi)外時鐘同步。

CFM式DLL工作圖

CC式DLL工作圖

CFM與CC各有優(yōu)缺點(diǎn)，CFM的校正速度快，僅用兩個時鐘周期，但容易受到噪音干擾，如果測量失誤，則內(nèi)部的延遲就永遠(yuǎn)錯下去。CC的優(yōu)點(diǎn)則是更穩(wěn)定可靠，如果比較失敗，延遲受影響的只是一個數(shù)據(jù)，不會涉及到后面的延遲修正，但它的修正時間要比CFM長。

CK#起到觸發(fā)時鐘校準(zhǔn)的作用，由于數(shù)據(jù)是在CK的上下沿觸發(fā)，造成傳輸周期縮短了一半，因此必須要保證傳輸周期的穩(wěn)定以確保數(shù)據(jù)的正確傳輸，這就要求CK的上下沿間距要有精確的控制。但因?yàn)闇囟取?a target="_blank">電阻性能的改變等原因，CK上下沿間距可能發(fā)生變化，此時預(yù)期相反的CK#就起到糾正的作用（CK上升快下降慢，CK#則是上升慢下降快）。

在寫入時，以DQS的高/低電平期中部為數(shù)據(jù)周期分割點(diǎn)，而不是上/下沿，但數(shù)據(jù)的接收觸發(fā)仍為DQS的上/下沿，DQS是雙向信號，讀內(nèi)存時，由內(nèi)存產(chǎn)生DQS的沿和數(shù)據(jù)的沿對齊，寫入內(nèi)存時，由外部產(chǎn)生，DQS的中間對應(yīng)數(shù)據(jù)的沿，即此時DQS的沿對應(yīng)數(shù)據(jù)最穩(wěn)定的中間時刻；

圖形解析

SDRAM在開機(jī)時的初始化過程

讀寫操作示意圖，讀取命令與列地址一塊發(fā)出（當(dāng)WE#為低電平是即為寫命令）

非突發(fā)連續(xù)讀取模式：不采用突發(fā)傳輸而是依次單獨(dú)尋址，此時可等效于BL=1，雖然可以讓數(shù)據(jù)是連續(xù)的傳輸，但每次都要發(fā)送列地址與命令信息，控制資源占用極大。

突發(fā)連續(xù)讀取模式：只要指定起始列地址與突發(fā)長度，尋址與數(shù)據(jù)的讀取自動進(jìn)行，而只要控制好兩段突發(fā)讀取命令的間隔周期（與BL相同）即可做到連續(xù)的突發(fā)傳輸。

讀取時預(yù)充電時序圖：圖中設(shè)定：CL=2、BL=4、tRP=2。自動預(yù)充電時的開始時間與此圖一樣，只是沒有了單獨(dú)的預(yù)充電命令，并在發(fā)出讀取命令時，A10地址線要設(shè)為高電平（允許自動預(yù)充電）。可見控制好預(yù)充電啟動時間很重要，它可以在讀取操作結(jié)束后立刻進(jìn)入新行的尋址，保證運(yùn)行效率。

讀取時數(shù)據(jù)掩碼操作，DQM在兩個周期后生效，突發(fā)周期的第二筆數(shù)據(jù)被取消

寫入時數(shù)據(jù)掩碼操作，DQM立即生效，突發(fā)周期的第二筆數(shù)據(jù)被取消