DDR存儲(chǔ)器電氣特性驗(yàn)證

　前言

　　幾乎每一個(gè)電子設(shè)備，從智能手機(jī)到服務(wù)器，都使用了某種形式的RAM存儲(chǔ)器。盡管閃存NAND繼續(xù)流行(由于各式各樣的消費(fèi)電子產(chǎn)品的流行)，由于SDRAM為相對(duì)較低的每比特成本提供了速度和存儲(chǔ)很好的結(jié)合，SDRAM仍然是大多數(shù)計(jì)算機(jī)以及基于計(jì)算機(jī)產(chǎn)品的主流存儲(chǔ)器技術(shù)。DDR是雙數(shù)據(jù)速率的SDRAM內(nèi)存，已經(jīng)成為今天存儲(chǔ)器技術(shù)的選擇。DDR技術(shù)不斷發(fā)展，不斷提高速度和容量，同時(shí)降低成本，減小功率和存儲(chǔ)設(shè)備的物理尺寸。

　　隨著時(shí)鐘速率和數(shù)據(jù)傳輸速率不斷增加和性能的提高，設(shè)計(jì)工程師必須保證系統(tǒng)的性能指標(biāo)，或確保系統(tǒng)內(nèi)部存儲(chǔ)器和存儲(chǔ)器控制設(shè)備的互操作性，存儲(chǔ)器子系統(tǒng)的模擬信號(hào)完整性已成為設(shè)計(jì)工程師越來(lái)越多重點(diǎn)考慮的問(wèn)題。許多性能問(wèn)題，甚至在協(xié)議層發(fā)現(xiàn)的問(wèn)題，也可以追溯到信號(hào)完整性問(wèn)題上。因此，存儲(chǔ)器的模擬信號(hào)完整性驗(yàn)證已經(jīng)成為很多電子設(shè)計(jì)驗(yàn)證關(guān)鍵的一步。

　　JEDEC(電子工程設(shè)計(jì)發(fā)展聯(lián)合協(xié)會(huì))已經(jīng)明確規(guī)定存儲(chǔ)設(shè)備詳細(xì)測(cè)試要求，需要對(duì)抖動(dòng)、定時(shí)和電氣信號(hào)質(zhì)量進(jìn)行驗(yàn)證。測(cè)試參數(shù)：如時(shí)鐘抖動(dòng)、建立和保持時(shí)間、信號(hào)的過(guò)沖、信號(hào)的下沖、過(guò)渡電壓等列入了JEDEC為存儲(chǔ)器技術(shù)制定的測(cè)試規(guī)范。但執(zhí)行規(guī)范里的這些測(cè)試是一個(gè)很大的挑戰(zhàn)，因?yàn)檫M(jìn)行這些測(cè)試很可能是一個(gè)復(fù)雜而又耗時(shí)的任務(wù)。擁有正確的工具和技術(shù)，可以減少測(cè)試時(shí)間，并確保最準(zhǔn)確的測(cè)試結(jié)果。在本應(yīng)用文章中，我們將討論針對(duì)存儲(chǔ)器測(cè)試的解決方案，這個(gè)方案能夠幫助工程師戰(zhàn)勝挑戰(zhàn)和簡(jiǎn)化驗(yàn)證過(guò)程。

　　信號(hào)的獲取和探測(cè)

　　存儲(chǔ)器驗(yàn)證的第一個(gè)難點(diǎn)問(wèn)題是如何探測(cè)并采集必要的信號(hào)。JEDEC標(biāo)準(zhǔn)規(guī)定的測(cè)試應(yīng)在存儲(chǔ)器元件的BGA(球柵陣列結(jié)構(gòu)的PCB)上。而FBGA封裝組件包括一個(gè)焊球連接陣列(這是出于實(shí)際目的)，無(wú)法進(jìn)入連接，如何進(jìn)行存儲(chǔ)器的探測(cè)呢？

　　一種解決方案是在PCB布線過(guò)程中設(shè)計(jì)測(cè)試點(diǎn)，或探測(cè)存儲(chǔ)器元件板的背面的過(guò)孔。雖然這些測(cè)試點(diǎn)沒(méi)有嚴(yán)格在“存儲(chǔ)器元件附近”，PCB走線長(zhǎng)度一般都比較短，對(duì)信號(hào)衰減的影響很小。當(dāng)使用這種方法探測(cè)時(shí)，信號(hào)完整性通常是相當(dāng)不錯(cuò)的，可以進(jìn)行電氣特性的驗(yàn)證。

圖1 DDR3雙列直插內(nèi)存模塊(DIMM)“背面”的測(cè)試點(diǎn)

　　對(duì)于這種類型應(yīng)用，可以使用手持探頭，但是在多個(gè)探頭前端和測(cè)試點(diǎn)同時(shí)保持良好的電接觸非常困難。

　　考慮到有些JEDEC的測(cè)量要求三個(gè)或更多的測(cè)試點(diǎn)，加上其他信號(hào)如芯片選擇信號(hào)、RAS和CAS可能需要確定存儲(chǔ)器狀態(tài)，許多工程師常常選擇使用焊接式探頭進(jìn)行連接。

　　泰克公司開(kāi)發(fā)了一種專為這種類型的應(yīng)用設(shè)計(jì)的探測(cè)解決方案。P7500系列探頭有4～20GHz的帶寬，是存儲(chǔ)器驗(yàn)證應(yīng)用的選擇。圖2說(shuō)明了幾個(gè)可用的P7500系列探頭前端之一，這種探頭非常適合存儲(chǔ)器驗(yàn)證的應(yīng)用。這些微波同軸”前端在需要多個(gè)探測(cè)前端進(jìn)行焊接情況時(shí)提供了有效的解決方案，同時(shí)提供優(yōu)秀的信號(hào)保真度和4GHz帶寬，足已滿足存儲(chǔ)器DDR3@1600MT/s的測(cè)試需求。

圖2 P7500系列微波同軸探頭焊接到DIMM上

　　P7500系列探頭針對(duì)存儲(chǔ)器測(cè)試應(yīng)用的另一個(gè)優(yōu)點(diǎn)是泰克專有的TriMode(三態(tài))功能。這種獨(dú)特的功能允許探頭不但可以測(cè)試+和-差分信號(hào)，又可以測(cè)試單端信號(hào)。使用探頭前端的三個(gè)焊接連接，用戶就可以使用探頭上控制按鈕或在示波器菜單來(lái)對(duì)差分和單端探測(cè)模式之間進(jìn)行切換。使用焊接探頭的+連接到單端數(shù)據(jù)或地址線，使用焊接探頭的-連接到另一相鄰線。然后用戶可以使用一個(gè)探頭，通過(guò)兩個(gè)單端測(cè)量模式之間切換，很容易地測(cè)量其中任何兩個(gè)信號(hào)。

圖3 P7500三態(tài)前端連接

　　然而，很多情況下通過(guò)背面過(guò)孔探測(cè)信號(hào)可能不是一種好的選擇。使用嵌入式存儲(chǔ)器設(shè)計(jì)，存儲(chǔ)器元件背面可能沒(méi)有可用的板上空間。甚至很多標(biāo)準(zhǔn)的DIMM，在板的兩面都有存儲(chǔ)器元件，以增加存儲(chǔ)密度。這種情況下，測(cè)試工程師怎樣才能探測(cè)到測(cè)試點(diǎn)呢？

　　幸運(yùn)的是，即使這樣情況，現(xiàn)在也有探測(cè)解決方案。泰克公司與Nexus科技公司合作開(kāi)發(fā)了所有標(biāo)準(zhǔn)DDR3和DDR2存儲(chǔ)器設(shè)備轉(zhuǎn)接板內(nèi)插板組件。這些轉(zhuǎn)接板內(nèi)插板使用插槽代替存儲(chǔ)器元件連接到被測(cè)設(shè)備。在轉(zhuǎn)接板有探測(cè)的測(cè)試點(diǎn)，然后對(duì)齊到插槽上的位置。存儲(chǔ)器元件再插到轉(zhuǎn)接板上。圖4是這種“連接”的示意圖。

圖4 DDR轉(zhuǎn)接板內(nèi)插板組件

　　Nexus轉(zhuǎn)接獨(dú)特的特點(diǎn)是使用專有插座和保留了每一個(gè)焊料的組成部分。這使得更換轉(zhuǎn)接板和存儲(chǔ)器元件時(shí)不需要重新焊接，從而增加了靈活性，同時(shí)也降低了由于多次焊接操作帶來(lái)不穩(wěn)定的電氣連接的風(fēng)險(xiǎn)。

　　轉(zhuǎn)接板內(nèi)插板嵌入了小型隔離電阻，盡可能接近存儲(chǔ)器的BGA焊盤。這些電阻與P7500系列探頭前端電網(wǎng)絡(luò)完全匹配，確保良好的信號(hào)保真度。

　　執(zhí)行JEDEC一致性測(cè)試

　　如前所述，JEDEC規(guī)范為存儲(chǔ)器技術(shù)的一致性測(cè)試制定了具體的測(cè)試技術(shù)。這些測(cè)試包括參數(shù)測(cè)試，例如，時(shí)鐘抖動(dòng)、建立和保持時(shí)間、過(guò)渡電壓、信號(hào)過(guò)沖和下沖、斜率，以及其他電信號(hào)質(zhì)量測(cè)試。這些指定的測(cè)試項(xiàng)目不僅多，而且使用通用的測(cè)試工具，測(cè)試非常復(fù)雜。

　　以斜率測(cè)量為例，在數(shù)據(jù)、選通信號(hào)、控制信號(hào)上必須測(cè)量斜率，然后斜率用于計(jì)算調(diào)整，如建立和保持定時(shí)測(cè)量通過(guò)/失敗的極限測(cè)試。然而，如何進(jìn)行斜率測(cè)量的細(xì)節(jié)是取決于被測(cè)信號(hào)的。

　　由于JEDEC指定測(cè)量方法、參考電平、合格/不合格極限測(cè)試等的復(fù)雜性，如果有一個(gè)應(yīng)用程序?qū)DR測(cè)試制定測(cè)量工具，那么，使用這樣的實(shí)用工具，就可以確保測(cè)量的正確配置和消除許多時(shí)間的設(shè)置。

　DDR分析軟件

　　泰克實(shí)時(shí)示波器中的選件DDRA（DPO的泰克實(shí)時(shí)示波器/DSA70000系列，MSO70000系列，DPO7000系列）是一個(gè)軟件工具，用于DDR設(shè)備測(cè)試設(shè)置和自動(dòng)化測(cè)試。DDRA提供的符合JEDEC規(guī)范的廣大的測(cè)量設(shè)置，但對(duì)于非標(biāo)準(zhǔn)設(shè)備或系統(tǒng)工程，用戶也可以選擇自定義多個(gè)設(shè)置完成測(cè)量任務(wù)。目前此軟件選件支持六種不同的DDR技術(shù)：DDR、DDR2、DDR3、LPDDR、LPDDR2和GDDR3。

　　選件DDRA連同泰克示波器上的另外兩個(gè)軟件：高級(jí)搜索&標(biāo)記（選件ASM，上面已描述）和DPOJET抖動(dòng)和眼圖分析工具，這三個(gè)工具結(jié)合在一起使用，建立了一個(gè)強(qiáng)大、靈活且易使用的DDR測(cè)試和調(diào)試套件。

　　DDRA菜單界面有五個(gè)步驟，這五個(gè)步驟通過(guò)選擇過(guò)程引導(dǎo)用戶。在這里，用戶選擇DDR類型進(jìn)行測(cè)試（DDR、DDR2等）和存儲(chǔ)器的速度等級(jí)。這個(gè)例子中，下拉選擇框顯示了覆蓋所有的DDR標(biāo)準(zhǔn)測(cè)試，也可以對(duì)速率達(dá)到1600MT/s的DDR3進(jìn)行測(cè)試。除了默認(rèn)選擇，用戶可以輸入用戶自定義速度設(shè)置，使得軟件容易適應(yīng)未來(lái)技術(shù)發(fā)展。一旦DDR類型和數(shù)據(jù)速率被選中，DDRA自動(dòng)配置用于測(cè)量正確電壓參考。這里會(huì)再次出現(xiàn)“用戶定義”設(shè)置，允許用戶不用JEDEC的默認(rèn)值和輸入用戶自定義的Vdd和Vref值（如果需要）。

圖5 DDRA結(jié)果界面顯示了兩個(gè)結(jié)果圖

　　第2步允許用戶選擇執(zhí)行哪個(gè)測(cè)量。可用的測(cè)量通過(guò)下拉菜單選擇，這些選項(xiàng)根據(jù)信號(hào)和探測(cè)連接。例如，時(shí)鐘的測(cè)量都?xì)w入一個(gè)“時(shí)鐘”下拉菜單中。讀測(cè)量、寫測(cè)量和地址/命令測(cè)量都被分到各自的下拉菜單。

　　DDRA菜單界面的步驟3、4和5將引導(dǎo)用戶對(duì)所需的信號(hào)進(jìn)行探測(cè)，并提供自定義或調(diào)整參數(shù)的設(shè)置（如測(cè)量參考電平）。

　　一旦設(shè)置完成，用戶選擇運(yùn)行或），示波器將采集感興趣的信號(hào)，識(shí)別和標(biāo)記數(shù)據(jù)突發(fā)（如果需要）。使用默認(rèn)的記錄長(zhǎng)度，示波器通常會(huì)采集大約1000UI時(shí)間間隔，對(duì)采集波形的所有的有效邊緣進(jìn)行測(cè)量。軟件會(huì)自動(dòng)生成眼圖、DQ和DQS重疊顯示。在DDRA“結(jié)果”面板中顯示所有測(cè)量結(jié)果的統(tǒng)計(jì)值、指標(biāo)極限值、合格/不合格結(jié)果和其他數(shù)據(jù)。還可以生成打印報(bào)告，也可以選擇保存波形數(shù)據(jù)進(jìn)行測(cè)量。

　　數(shù)字和模擬聯(lián)合觀測(cè)

　　如前所述，有很多方法去探測(cè)DDR信號(hào)，從轉(zhuǎn)接內(nèi)插板到焊接探頭的前端。首先需要監(jiān)測(cè)多路數(shù)字信號(hào)，然后發(fā)現(xiàn)信號(hào)完整性問(wèn)題，再增加一個(gè)探頭查看其模擬信號(hào)的波形，這就是所謂的“雙探測(cè)“，這是一個(gè)常見(jiàn)的調(diào)試方法。這種探測(cè)方法會(huì)影響被測(cè)信號(hào)的阻抗，同時(shí)使用兩個(gè)探頭會(huì)增加信號(hào)的負(fù)載效應(yīng)，使信號(hào)的上升時(shí)間和下降時(shí)間、幅度和噪聲性能變差。

圖6 iCapture結(jié)構(gòu)

圖7 iCapture顯示了芯片選擇線的模擬和數(shù)字聯(lián)合觀測(cè)

　　MSO70000的iCapture功能可以看到時(shí)間相關(guān)的數(shù)字和模擬信號(hào)，避免了雙探頭探測(cè)的額外負(fù)載電容和建立時(shí)間。16個(gè)數(shù)字通道中的任一通道的信號(hào)可以切換到示波器的模擬信號(hào)采集來(lái)觀測(cè)，從而提供一個(gè)時(shí)域相關(guān)的數(shù)字和模擬信號(hào)同時(shí)觀測(cè)。圖7顯示了驗(yàn)證GDDR5的設(shè)計(jì)中片選線的一個(gè)簡(jiǎn)單例子。在采集數(shù)字信號(hào)時(shí)，這可以幫助確保正確的邏輯門限電平，或驗(yàn)證信號(hào)完整性更準(zhǔn)確。

　　總結(jié)

　　在本應(yīng)用文章中，描述了與DDR相關(guān)的許多測(cè)試挑戰(zhàn)，并提出了驗(yàn)證和調(diào)試存儲(chǔ)器設(shè)計(jì)的工具。關(guān)于DDR測(cè)試的更多細(xì)節(jié)，請(qǐng)?jiān)L問(wèn)JEDEC的網(wǎng)站http://www.jedec.org/或http://www.memforum.org/index.asp，可以找到詳細(xì)的DDR規(guī)范、白皮書(shū)，和其他輔助材料，也可以登錄www.tektronix.com/memory，查找關(guān)于DDR測(cè)試的更多信息。