在現代高速電子系統中，電源完整性是指確保電子系統中所有元件都能穩定、準確地獲得電源電壓和電流，以確保系統穩定運行，避免受到雜訊或波動的影響。電源完整性已成為系統性能和可靠性的關鍵因素，要達成這目標，需在設計初期利用模擬軟體進行系統阻抗特性模擬，以確保電源品質。但是，往往專案開發時程有限，如何在時間有限的情況下，完成大量電源設計的模擬需求，成為了優化開發流程的關鍵課題。

Figure 1. 電源網路 (Source from SIERRA CIRCUITS Proto Express)

Qualcomm、Intel、MTK等IC設計大廠規范多項PI模擬項目和設計目標，以確保其產品能在系統上穩定工作。隨著時間推移，模擬項目數量顯著增加。這些要求使得電源完整性設計和驗證成為硬體與模擬工程師的必須任務。

「電源完整性模擬」的開發挑戰

由于電源完整性需求的急速增長，硬體和模擬工程師面臨多種挑戰：

時間與人力資源限制：傳統手動模擬耗時且需要專業的模擬工程師參與，模擬項目逐漸增多延長設計周期，影響產品上市時間。

錯誤率與品質不一致：模擬需求增加，手動設置容易出錯，導致結果不一致性和重復模擬工作，浪費資源。

大量模擬需求管理：各芯片有不同電源設計需求，模擬工程師需針對每個項目進行特定的參數設定，如何有效管理這些設定成為挑戰。

設計復雜度提升：處理器性能提高對電源要求更嚴苛，工程師需考慮更多設計因素，如去耦電容設計和電源與接地平面完整性。隨著設計變得復雜，快速找到問題并優化設計以減少資源和時間浪費尤為重要。

有鑒于此，USI 環旭電子CE 研發團隊開發出一套「電源完整性模擬系統」并建構在前端設計及自動化模擬平臺(FEDS)，此款「自動化」電源完整性模擬工具將能用于解決上述挑戰。

電源完整性模擬系統 (Power Integrity Simulation)

此電源完整性模擬系統的核心技術在于自動化工作流程，硬體工程師只需簡單操作即可完成大量模擬任務。此系統減少手動設置時間和人為錯誤，提升效率。我們同時建立電源完整性優化的手法，并透過內部LMS課程培訓工程師進行設計優化，推廣自動化系統到工程師端，縮減跨部門操作，提升模擬效率和產出，使電源完整性設計在有限時間內完成。

走進FEDS-PI的工作流程

首先，硬體工程師準備模擬資料（Layout/BOM/Stackup）并上傳至系統。

其次，選擇或編輯要模擬的電源網路，模擬工程師會依據晶片組的PI設計要求建立資料庫。

FEDS-PI系統自動連結模擬軟體，將設定帶入執行模擬，模擬完成后，系統生成報告并通知。

用戶可依報告結果進行設計優化，修改后再進行模擬驗證。

系統儲存模擬歷史紀錄，方便比較不同設計方案的改進效果，以逐步優化PI設計。

Figure2. 電源完整性模擬系統FEDS-PI 流程圖

實際應用成效 (Results)

電源完整性模擬系統有效處理大量模擬需求，提供簡單操作介面，工程師可自行完成模擬，無需復雜設置，節省人力成本。同時，再結合優化流程，快速診斷并解決電源問題，縮短工作周期并提升設計品質。相比傳統手動模擬方法，電源完整性模擬系統展現了以下三個顯著優勢：

時間效率：傳統手動模擬耗時，從設定到報告制作需12個小時，FEDS-PI可將整個流程縮短至僅需2小時，顯著提升了83%的專案執行效率。

可靠性：手動模擬易出錯，導致結果不穩定。FEDS-PI的自動化流程確保一致性和穩定性，并內建錯誤檢查機制，能在上傳Layout后檢測潛在問題，如開路或短路，及時發出警告，大幅降低人為錯誤風險。

模擬資源利用率：傳統方法每次模擬需工程師和軟體許可，而FEDS-PI只需上傳檔案并勾選模擬項目，系統即可自動完成模擬并產生報告。FEDS-PI僅需一個軟體許可和一臺Server即可24小時運行，提高資源利用率。

USI環旭電子所開發的FEDS平臺，不僅是一套工具，更是以其高效、可靠、智能的特點，正在引領電源完整性設計進入一場效率革命。未來，隨著AI技術的進一步發展，FEDS有望實現更智能化的自動化，例如自動識別設計缺陷、自動生成優化方案等。

透過其中的「電源完整性模擬系統」，加上電源設計的優化攻略，可以明確找出電源問題的根本原因，修改后能快速模擬驗證，整體縮短解決問題的工作周期，顯著提升整體模擬效率并提高產品設計品質，有效解決了傳統手動模擬所面臨的時間、人力、錯誤率等諸多挑戰，為開發流程提供了一個高效、可靠的設計平臺。