當我們談論MOSFET的寄生電容時，我們在談論什么？

EE工程師都會面臨MOSFET的選型問題，無論是功率級別應用的Power MOS還是信號級別的Signal MOSFET，他們的Datasheet中，一定會給出MOSFET的三個結電容隨Vds電壓變化的曲線。

之所以需要關心這些電容，是因為電容容值從某些層面反映了器件的開關特性，影響了包括開關速度、效率、振蕩以及EMI在內的各種系統特性。

相信很多EE第一次面對這些寄生電容時，都會覺得玄乎其玄。為什么電容不再是固定的容值，而非要隨著DS的電壓急劇變化？現實世界往往是非線性和復雜的，今天本著格物致知的精神，我們先從功率MOSFET器件的結構出發，讓大家明白MOS里面的這些寄生電容到底是什么，以及怎樣對應到實際的電路應用中來，幫助大家形成一些知識上的閉環。

1.橫向溝道與垂直溝道

所謂溝道Channel，本質上就是電流在MOS本體中的流通路徑。可以看到，溝道的開通與否是由柵極Gate與源極Souce之間的Vgs電壓決定，因此MOSFET被認為是電壓控制型器件。

如下這張示意圖是 橫向溝道設計 ，漏源極之間距離小且都置于硅晶圓表面，這樣的結構適合集成，多用于信號級的MOS。

功率MOS一般采用的 垂直溝道設計 ，源極和漏極置于晶圓的相反兩端。以常見封裝TO-220為例，芯片置于框架上，通常將靠近塑封料的一面稱為正面，正面主要分布源極和門極，靠近銅框架的一面稱為背面，背面主要分布漏極。這樣從漏極連到源極的溝道的方向就是“垂直的”。

2.垂直溝道MOS的半導體結構

襯底substrate、外延層epitaxial layer和本體P- Body，和高摻雜N+區構成了垂直溝道MOSFET的半導體結構。

如下a)圖，是最早期投入商業應用的VMOS設計，但由于制造的穩定性問題和V形槽尖端的高電場， VMOSFET被取代。

如下b)圖，為DMOSFET設計（Fairchild的叫法），可以看到其柵極Gate與表面平行，又稱平面型MOS，這是商業上最成功的設計，由于工藝簡單，至今還有非常大的年出貨量。

當然，當前主流的功率MOS的門極結構如下c)圖，使用U型槽設計，稱為UMOSFET，或直接稱為溝槽型MOS。

可以看到無論哪種結構，MOS的Gate都會與N+區，P- Body區，以及外延層形成一對多的局面，這也是MOS的門極相關電容的主要來源。

3.電容在哪兒？

當我們從應用層考慮寄生電容對電路性能影響時，對于MOS管及其結電容一般采用如下的方式進行建模。

同時，廠家也會在Datasheet中給出Ciss，Coss和Crss的典型值和曲線。如果只是停留在主功率電路的設計層面，工程師只需要知道這些電容的大致范圍即可。但在調試過程中，往往需要關注到更細節的瞬態波形，對電容特性的理解就顯得至關重要了。

上圖為一個MOSFET元胞的縱向截面，只展示左邊這一半，右邊的一半可以軸對稱看過去。一個MOSFET產品往往由成千上萬個這樣的元胞橫向重復并聯組成，因此需要有單位面積電容的概念。

Cgs，是柵極對源極的電容。在芯片尺度，這個電容由三部分組成：柵極對源極金屬的電容Co，柵極對N+區的電容CN+，柵極對P- Body的電容Cp。在芯片表面，源極金屬，N+區和P- Body，都是等電位的。因此柵極對源極的電容容值是以上三個電容容值之和。

其一，柵極對源極金屬的電容Co可以表示成：

公式中的物理量意義解釋如下

當器件柵極結構確定時，Ao 和to都是確定的值，Co可以認為是固定值。

其二，柵極對N+的電容CN+可以表示為：

公式中的物理量意義解釋如下

一些專用仿真軟件，對MOS進行物理層面的建模時，Cox是非常典型的一個參數，它反映了柵極氧化物的電容性質。可以認為，Cox也是固定的結構參數，CN+不隨Vds電壓變化。

其三，唯一隨電壓變化的就是柵極對P- Body的電容 Cp了。在Vds的低壓段，當VDS增大時，耗盡區會擴大至p型體，耗盡區的厚度決定了電容CP的極間距，容值隨之減小。但到一定程度后耗盡區的厚度不再增大，不會超過P- Body的10%，最終表現為Cp在高壓段隨Vds電壓變化極小。

Cgd，是柵極對漏極的電容，又稱米勒電容。其中，平面型MOS的單位面積的米勒電容可以由以下公式計算如下：

其中，Wd為外延層中耗盡區的寬度。X為表面外延層的橫向長度。當DS電壓越高時，耗盡區的寬度越大（根據PN結理論，表面外延層中耗盡區的寬度Wd和Vds電壓的平方根成正比），有效的米勒電容的極板面積減小，米勒電容容值減小。

Cds，漏源極電容。這個電容的容值大小與P-Body和外延層的接觸結構強相關（上圖是非常理想的平面型接觸，是為了方便大家有一個定性的理解。實際上商用MOSFET的接觸結構更多的是三維的，將空間充分利用起來，例如如SuperJuction MOSFET）。這樣的結構可以按如下PN結的結電容公式計算：

可以看到，漏源電容也隨著Vds的增加而減小，和Vds的平方根成反比，這也是大多數電力電子教科書中近似量化Vds電容非線性的一種方法。