1.先進制程貼近物理極限迭代放緩，Chiplet 展現集成優勢

1.1.Chiplet 是延續摩爾定律的重要手段

Chiplet 俗稱“芯粒”或“小芯片組”，通過將原來集成于同一 SoC 中的各個元件分拆，獨立 為多個具特定功能的 Chiplet，分開制造后再通過先進封裝技術將彼此互聯，最終集成封裝 為一個系統芯片。Chiplet 可以將一顆大芯片拆解設計成幾顆與之有相同制程的小芯片，也 可以將其拆解設計成幾顆擁有不同制程的小芯片。Chiplet 是一種硅片級別的 IP 整合重用技 術，其模塊化的集成方式可以有效提高芯片的研發速度，降低研發成本和芯片研制門檻。 傳統的 SoC 是將多個負責不同類型計算任務的計算單元，通過光刻的形式制作到同一塊晶圓 上，其追求的是高度的集成化，利用先進制程對于所有的單元進行全面的提升。而 Chiplet 是在設計系統芯片時，先按照不同的計算單元或功能單元進行分解；然后針對每個單元選擇 最適合的半導體制程工藝分別進行制造；再通過先進封裝技術將各個單元彼此互聯；最終集 成封裝為一個系統級芯片組。

摩爾定律正在逐步放緩。隨著工藝制程節點繼續向著更小的 5nm、3nm 甚至埃米級別推進，半 導體工藝制程已經越來越逼近物理極限，不僅推進的難度越來越高，所需要付出的代價也越 來越大。研究機構 IBS 統計對比 16nm 至 3nm 的單位數量的晶體管成本指出，隨著制程工藝 的推進，單位數量的晶體管成本的下降幅度在急劇降低。比如從 16nm 到 10nm，每 10 億顆晶 體管的成本降低了 23.5%，而從 5nm 到 3nm 成本僅下降了 4%。隨著先進制程的持續推進，單 位晶體管所需要付出的成本降低的速度正在持續放緩，即意味著摩爾定律正在放緩。 Chiplet 誕生背景是在摩爾定律放緩，性價比逐步凸顯。摩爾定律由戈登·摩爾（Gordon Moore） 提出，其內容為“當價格不變時，集成電路上可容納的晶體管的數目，約每隔 18-24 個月便 會增加一倍。”在集成電路過去幾十年的發展過程中，受摩爾定律的指引，在晶體管的尺寸不 斷微縮以及處理器性能不斷增強的同時，半導體制程工藝的成本可以維持不變，甚至下降。 Chiplet 能夠通過多個裸片片間集成，突破了單芯片 SoC 的諸多瓶頸，帶來一系列優越特性， 從而延續摩爾定律。

1.2.Chiplet 在設計成本、良率、制造成本、設計靈活性等方面優勢明顯

與傳統 SoC 相比，Chiplet 在設計成本、良率、制造成本、設計靈活性等方面優勢明顯。

1. Chiplet 能顯著提升良率。在高性能計算、AI 等方面的巨大運算需求下，芯片性能快速 提升，芯片中的晶體管數量也在快速增加，導致芯片面積不斷變大。對于晶圓制造工藝而言， 芯片面積越大，工藝的良率越低。由于每片 wafer 上都有一定概率的失效點，而對于晶圓工 藝來說，在同等技術條件下難以降低失效點的數量，因此被制造的芯片面積較大，失效點落 在單個芯片上的概率就越大，所以良率會下降。通過運用 Chiplet 的手段，可以將大芯片拆 解分割成幾顆小芯片，單個芯片面積變小，失效點落在單個小芯片上的概率將大大降低，從 而提高了制造良率。

2. Chiplet 能降低芯片制造成本。Chiplet 的核心思想是先分后合，先將單芯片中的功能塊 拆分出來，再通過先進封裝模塊集成為單芯片。將 SoC 進行 Chiplet 化之后，不同的芯粒可 以根據需要來選擇合適的工藝制程分開制造，然后再通過先進封裝技術進行組裝，不需要全 部都采用先進的制程在一塊晶圓上進行一體化制造，這樣可以極大地降低芯片的制造成本。

3. Chiplet 能提高芯片設計的靈活度，顯著降低設計成本。由于 Chiplet 芯粒可以獨立設計 和組裝，因此制造商可以根據自己的需要來選擇不同類型、不同規格和不同供應商的芯粒進 行組合，很大程度上提高了芯片設計的靈活性和可定制化程度；并且制造商可以依賴于預定 好的芯片工具箱來設計新產品，縮短芯片的上市時間。同時 The Linley Group 在《Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small》中提出，Chiplet 技術可以將 大型 7nm 設計的成本降低高達 25%；在 5nm 及以下的情況下，節省的成本更大。

Chiplet 方案目前在互聯與封裝兩塊還存在一定的難點。Chiplet 的關鍵是讓芯粒之間高速 互聯，因此芯片設計公司在設計芯粒之間的互聯接口時，需要保證高數據吞吐量與低數據延 遲和誤碼率，同時還要考慮能效和連接距離。Chiplet 方案對封裝工藝也有更高的要求，主 要由于第一封裝體內總熱功耗將顯著提升；第二芯片采用 2.5D/3D 堆疊，增加了垂直路徑熱 阻；第三更加復雜的 SiP，跨尺度與多物理場情況下熱管理設計復雜。以上要求都給 Chiplet 技術的發展增加了難點。

2. AI 等高算力芯片的需求增加，Chiplet 迎來高速發展

2.1.Chiplet 在服務器中率先應用

在高性能計算領域，Chiplet 是滿足當下對算力需求的關鍵技術。運用 Chiplet 技術，一方 面通過 Die to Die 連接和 Fabric 互聯網絡，能夠將更多算力單元高密度、高效率、低功耗 地連接在一起，從而實現超大規模計算；另一方面，通過將 CPU、GPU 和 NPU 高速連接在同一 個 Chiplet 中，實現芯片級異構系統，可以極大提高異構核之間的傳輸速率，降低數據訪問 功耗，從而實現高速預處理和數據調度；同時，其采用非先進制程構建 Cache（位于 CPU 與 內存之間的臨時存儲器），提高片上 Cache 的容量和性價比，并通過 3D 近存技術，降低存儲 訪問功耗，從而滿足大模型參數需求。 從下游應用場景來看，服務器、自動駕駛領域是比較適合 Chiplet 落地場景，消費電子由于 對輕薄、功耗要求較高，不太適合應用 Chiplet。隨著近年來高性能計算、人工智能、5G、 汽車、云端等新興市場的蓬勃發展，對于算力的需求持續攀升，僅靠單一類型的架構和處理 器無法處理更復雜的海量數據，“異構”正在成為解決算力瓶頸關鍵技術方向。Chiplet 技術 目前主要聚焦于 HPC 高性能計算與 AI 人工智能領域，隨著算力、存儲等需求升級，Chiplet 有望在未來市場上得到更加廣泛的應用。 國際巨頭廠商已經布局 Chiplet 在高性能計算領域的應用。英特爾于 2022 年底發布了數據 中心 GPU Max，是英特爾針對高性能計算加速設計的第一款 3D GPGPU，在一顆芯片里集成了 47 顆芯粒，有 5 種制程，以此獲得比上一代高出三倍性能的提升。

AMD 在這個方向走在了更前面，目前已經發布了第一個數據中心 APU（Accelerated Processing Unit，加速處理器）產品 MI300，其采用 Chiplet 技術，在 4 塊 6 納米芯片上， 堆疊了 9 塊 5 納米的計算芯片。AMD 表示，相較于上一代的 Instinct MI250，提升了 8 倍的 AI 訓練算力和 5 倍的 AI 能效。 蘋果則與臺積電合作開發了 UltraFusion 封裝技術，也是一種類似 Chiplet 的技術，能同時 傳輸超過 1 萬個信號，芯片間的互連帶寬可達 2.5TB/s，超出了 UCIe 1.0 的標準。蘋果此前發布的 M1 Ultra 芯片將兩個 M1 Max 芯片的裸片，采用 UltraFusion 封裝技術進行互連，其 CPU 核心數量增加至 20 個，而 GPU 核心數量更是直接增加至 64 個。M1 Ultra 的神經網絡引 擎也增加至 32 核，能夠帶來每秒 22 萬億次的運算能力。

以 ChatGPT 為代表的的 AI 應用蓬勃發展，對上游 AI 芯片算力提出了更高的要求，而運用 Chiplet 模式的異構集成方案，可以通過將通用需求與專用需求解耦，大幅降低芯片設計投 入門檻及風險，有效解決下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面 難以平衡的核心痛點。將支持人工智能的不同功能的芯片，如 GPU、CPU、加速器等，通過 Chiplet 的方式進行組合，可以構建出更高效的 AI 加速器系統。國際巨頭廠商與國內領先廠 商均在 Chiplet 技術于 AI 芯片的運用做了不同突破。 英偉達使運用 Chiplet 技術制作 AI 芯片的領先企業，其于 2022 年發布的 H100 GPU 芯片就 是臺積電 4nm 工藝和 Chiplet 技術融合的創新之作。英偉達通過 Chiplet 技術將 HBM3 顯存 子系統集成到芯片里，可提供 3TB/s 的超高顯存帶寬，是上一代產品帶寬的近兩倍。同時借 助 4nm 先進制程，H100 GPU 芯片在 814 平方毫米的芯片面積里容納 800 億個晶體管，無論是 性能還是延遲，相較于上一代 A100 GPU 芯片都有巨大的提升。

英偉達另一款 AI 芯片 GH200 與 H100 屬于同一際代，但應用場景有所不同。英偉達 H100 的 架構以 GPU 為主，重點用于數據運算和推理。GH200 架構采用 CPU+GPU 異構計算方式。GH200 采用 NVLink-C2C 技術方案，通過 Chiplet 工藝將基于 Arm 的 NVIDIA Grace CPU 與 NVIDIA H100 Tensor Core GPU 整合在了一起，實現流暢互連。具體來說，GH200 超級芯片將 72 核 的 Grace CPU、H100 GPU、96GB 的 HBM3 和 512 GB 的 LPDDR5X 集成在同一個封裝中，擁有高 達 2000 億個晶體管。這種組合提供了 CPU 和 GPU 之間高達 900G/s 的數據帶寬，為某些內存 受限的工作負載提供了巨大的優勢。相較 PCIe5，NVLink-C2C 在能效方面提升 25 倍，面積效 率提升 90 倍。

AMD 的 MI300 加速器也運用了 Chiplet 技術，是業內首款 CPU+GPU 異構計算的存算一體芯片。 MI300 加速器專為領先的高性能計算（HPC）和 AI 性能而設計，這款加速卡采用 Chiplet 設 計，擁有 13 個小芯片，基于 3D 堆疊，包括 24 個 Zen4 CPU 內核，總共包含 128GB HBM3 顯存和 1460 億晶體管，性能上比此前的 MI250 提高了 8 倍,在功耗效率上提高了 5 倍。

中國首款基于 Chiplet 的 AI 芯片“啟明 930”為北極雄芯開發，該芯片采用 12nm 工藝生產， 中央控制芯粒采用 RISC-V CPU 核心，可通過高速接口搭載多個功能型芯粒，并基于全國產 基板材料以及 2.5D 封裝，做到算力可拓展，提供 8~20TOPS（INT8）稠密算力來適應不同場 景，目前已與多家 AI 下游場景合作伙伴進行測試。

2.2.Chiplet 市場規模快速成長

Chiplet 技術被視為“異構”技術的焦點，也是當下最被企業所認可的新型技術之一。2022 年 3 月，英特爾、AMD、Arm、高通、三星、臺積電、日月光、Google Cloud、Meta、微軟等 全球領先的芯片廠商共同成立了 UCIe 聯盟，旨在建立統一的 die-to-die 互聯標準，促進 Chiplet 模式的應用發展，目前聯盟成員已有超過 80 家半導體企業，越來越多的企業開始研 發 Chiplet 相關產品。UCIe 在解決 Chiplet 標準化方面具有劃時代意義，標志著產業化落地 開始。

中國首個原生 Chiplet 技術標準《小芯片接口總線技術要求》于 2022 年 12 月發布，該標準 有助于行業規范化、標準化發展，為賦能集成電路產業打破先進制程限制因素，提升中國集 成電路產業綜合競爭力，加速產業進程發展提供指導和支持。 根據 Gartner 數據統計，基于 Chiplet 的半導體器件銷售收入在 2020 年僅為 33 億美元， 2022 年已超過 100 億美元，預計 2023 年將超過 250 億美元，2024 年將達到 505 億美元，復 合年增長率高達 98%。超過 30%的 SiP 封裝將使用芯粒（Chiplet）來優化成本、性能和上市 時間。MPU 占據 Chiplet 大部分應用應用場景，Omdia 預測 2024 年用于 MPU 的 Chiplet 約占 Chiplet 總市場規模的 43%。

先進封裝是實現 Chiplet 的前提，Chiplet 對先進封裝提出更高要求。根據 Yole 數據統計， 2021 年先進封裝市場收入達 321 億美元，預計 2027 年將實現 572 億美元，復合年增長率為 10%。Chiplet 的實現需要依托于先進封裝，在芯片小型化的設計過程中，需要添加更多 I/O 與其他芯片接口，裸片尺寸有必要保持較大且留有空白空間，導致部分芯片無法拆分，芯片 尺寸小型化的上限被 pad（晶片的管腳）限制。并且單個晶片上的布線密度和信號傳輸質量 遠高于 Chiplet 之間，要實現 Chiplet 的信號傳輸，就要求發展出高密度、大帶寬布線的“先 進封裝技術”。先進封裝市場的快速發展為 Chiplet 市場的發展提供了技術基礎。

3.龍頭 IC 制造及封測廠加碼布局 Chiplet

3.1.Chiplet 產業鏈：封測環節重要性大幅提高

Chiplet 技術發展早期往往局限于企業內部獨立研發和應用，且僅應用于一些高端產品，如 服務器和高性能計算等，組裝和測試等方面仍存在技術瓶頸。隨著 Chiplet 技術的不斷成熟 和商業化推廣，越來越多的芯片廠商、設計公司和封測廠開始使用 Chiplet 技術，Chiplet 的 商業化應用趨勢也促進了整個芯片生態系統的升級和發展。隨著 Chiplet 技術的發展， Chiplet 產業鏈各環節逐漸完善，即由 Chiplet 系統級設計、EDA/IP、芯粒（核心、非核心、 IO Die、Base Die）、制造、封測組成的完整 Chiplet 生態鏈。 Chiplet 產業鏈主鏈有四大環節，包括芯粒、芯片設計、封裝生產和系統應用，支撐環節包 括芯粒生產、設計平臺、EDA 工具、封裝基板、封測設備等領域。從 Chiplet 產業鏈邏輯看，芯片設計和封裝處于鏈條中心環節，且與后端系統應用緊密聯動，而晶圓廠則被前置，成為 芯粒提供商的生產環節。

芯粒提供環節是指專業公司提供獨立設計、優化和制造的芯粒給其他芯片制造商使用的過程。 這種模式可以提高芯片制造商的生產效率，加快產品推出時間，降低生產成本。傳統的 IP 軟 件企業將部分轉向 IP 芯片化的芯粒提供商，芯粒提供商通常會提供成熟的 IP 和技術，使芯 片制造商可以更加專注于整個系統級設計和芯片集成。此外，芯粒提供商可以利用其專業知 識和技能，幫助芯片制造商優化設計，提高性能和降低功耗。 Chiplet 芯片設計環節需要考慮每個小型芯片的功能和性能要求，并確定芯片之間的接口和 通信方式。在這個環節中，芯片設計師需要利用各種 EDA 工具進行設計、驗證和仿真，以確 保每個小型芯片都可以正確地集成在一起，同時滿足整個芯片的性能要求和功能需求。此外， 芯片設計人員還需要考慮芯片的功耗、可靠性和安全性等因素，并制定相應的設計方案和測 試計劃。芯片設計對于芯片的整體性能和功能有著至關重要的作用，因此芯片設計人員需要 具備深厚的電子設計自動化（EDA）知識和經驗。

Chiplet 封測環節指將多個芯粒組裝到一個芯片上，并進行測試和驗證的過程。Chiplet 要 求高性能的芯粒互聯，為先進封裝技術帶來了更多挑戰。包括高密度互聯帶來的工藝帶寬和 隔離問題，功率密度過高帶來的散熱問題，芯粒與封裝高速連接的基板問題，以及對無源元 件集成封裝問題等，同時 Chiplet 對封裝產線的要求將從 2.5D、2.5+3D 逐漸過渡到 3D。另 外關鍵的測試技術也會影響 Chiplet 芯片的良率，包括大芯片的散熱、供電、應力、信號完 整性（電磁場干擾）等。因此未來提升封測的技術水平對發展 Chiplet 至關重要。 Chiplet 技術已經成為現代系統設計的重要組成部分，廣泛應用于云計算、人工智能、機器 學習、5G 通信、汽車和工業控制等領域。AMD 在 2019 年就發布了基于 Chiplet 模塊化設計 的 EPYC 處理器；Intel 在 2022 年發布采用了 3D 封裝的 Chiplet 技術的大型數據中心高性能 計算芯片 Ponte Vecchio，單個產品整合了 47 個小芯片，采用 5 種以上差異化工藝節點，集 成了超過 1000 億個晶體管；蘋果的 M1 Ultra 采用 Chiplet 技術將兩個 M1 Max 通過芯片連 接在一起。國內以華為、寒武紀、壁仞科技等為代表的龍頭企業，也有 Chiplet 產品上市。

3.2.全球巨頭廠商加碼布局 Chiplet 先進封裝

目前全球封裝技術主要由臺積電、三星、Intel 等公司主導，主要是 2.5D 和 3D 封裝。2.5D 封裝技術已非常成熟，廣泛應用于 FPGA、CPU、GPU 等芯片，目前是 Chiplet 架構產品主要的 封裝解決方案。3D 封裝能夠幫助實現 3D IC，即晶粒間的堆疊和高密度互連，可以提供更為 靈活的設計選擇。但 3D 封裝的技術難度更高，目前主要有英特爾和臺積電掌握 3D 封裝技術 并商用。 臺積電比三星、英特爾更早采用 Chiplet 的封裝方式。臺積電推出了 3DFabric，搭載了完備 的 3D 硅堆棧（3D Silicon Stacking）和先進的封裝技術。3DFabric 是由臺積電前端 3D 硅 堆棧技術 TSMC SoIC 系統整合的芯片，由基板晶圓上封裝（Chip on Wafer on Substrate, CoWoS）與整合型扇出（Integrated Fan-Out, InFO）的后端 3D 導線連接技術所組成，能夠 為客戶提供整合異質小芯片（Chiplet）的彈性解決方案。該項技術先后被用于賽靈思的 FPGA、 英偉達的 GPU 以及 AMD 的 CPU。

Intel 主導的 2.5D 封裝技術為 EMIB，使用多個嵌入式包含多個路由層的橋接芯片，同時內 嵌至封裝基板，達到高效和高密度的封裝。由于不再使用 interposer 作為中間介質，可以去 掉原有連接至 interposer 所需要的 TSV，以及由于 interposer 尺寸所帶來的封裝尺寸的限 制，可以獲得更好的靈活性和更高的集成度。相較于 MCM 和 CoWoS 技術，EMIB 技術獲得更高 的集成度和制造良率。英特爾對各種先進封裝產品組合 (如 Foveros、EMIB 和 Co-EMIB) 的 投資是實施公司新領導層所公布的 IDM2.0 戰略的關鍵。

三星也在積極投資先進的封裝技術，以滿足 HPC 應用在異質芯片整合的快速發展。2020 年 8 月，三星公布了 X Cube 3D 封裝技術。在芯片互連方面，使用成熟的硅通孔 TSV 工藝。目前 X Cube 能把 SRAM 芯片堆疊在三星生產的 7nm EUV 工藝的邏輯芯片上，在更易于擴展 SRAM 容 量的同時也縮短了信號連接距離，提升了數據傳輸的速度。此后發布的 I-Cube 可以將一個 或多個邏輯 die 和多個 HBM die 水平放置在硅中介層，進行異構集成。

日月光憑借在 FOCoS 先進封裝技術的布局，是目前在封測代工廠中唯一擁有超高密度扇出解 決方案的供應商。日月光的 FOCoS 提供了一種用于實現小芯片集成的硅橋技術，稱為 FOCoSB（橋），它利用帶有路由層的微小硅片作為小芯片之間的封裝內互連，例如圖形計算芯片 (GPU)和高帶寬內存(HBM)。硅橋嵌入在扇出 RDL 層中，是一種可以不使用硅中介層的 2.5D 封 裝方案。與使用硅中介層的 2.5D 封裝相比，FOCoS-B 的優勢在于只需要將兩個小芯片連接在 一起的區域使用硅片，可大幅降低成本。

3.3.國內企業緊跟產業趨勢，加快布局 Chiplet 先進封裝

Chiplet 被視為中國與國外差距相對較小的先進封裝技術，有望帶領中國半導體產業在后摩 爾時代實現質的突破，因此，中國半導體企業緊跟產業趨勢，紛紛走向 Chiplet 研發的道路。 中國三大封測企業長電科技、通富微電與華天科技都在積極布局 Chiplet 技術，目前已經具 備 Chiplet 量產能力。 長電科技推出的面向 Chiplet 小芯片的高密度多維異構集成技術平臺 XDFOI可實現 TSVless 技術，達到性能和成本的雙重優勢，重點應用領域為高性能運算如 FPGA、CPU/GPU、AI、5G、自動駕駛、智能醫療等。XDFOI是一種以 2.5D TSV-less 為基本技術平臺的封裝技術， 在線寬/線距可達到 2μm/2μm 的同時，還可以實現多層布線層，以及 2D/2.5D 和 3D 多種異 構封裝，能夠提供小芯片（Chiplet）及異構封裝的系統封裝解決方案。目前長電先進 XDFOI 2.5D 試驗線已建設完成，并進入穩定量產階段，同步實現國際客戶 4nm 節點多芯片系統集成 封裝產品出貨。

通富微電在先進封裝方面公司已大規模生產 Chiplet 產品，7nm 產品已大規模量產，5nm 產 品已完成研發即將量產。公司目前已建成國內頂級 2.5D/3D 封裝平臺（VISionS）及超大尺寸 FCBGA 研發平臺，完成高層數再布線技術開發。AMD 是最早研究并實現 Chiplet 應用的公司 之一，通富微電作為 AMD 在大陸唯一的封測合作伙伴，目前已經在 Chiplet 封裝技術領域取 得市場先機，形成先發競爭優勢。 華天科技已量產 Chiplet 產品，主要應用于 5G 通信、醫療等領域。華天科技已掌握 SiP、 FC、TSV、Bumping、Fan-Out、WLP、3D 等先進封裝技術。華天科技目前已建立三維晶圓級封 裝平臺—3D Matrix，該平臺由 TSV、eSiFo（Fan-out）、3D SIP 三大封裝技術構成。

后摩爾時代，Chiplet 由于高性能、低功耗、高面積使用率以及低成本的優勢，在延續摩爾 定律的“經濟效益”方面被寄予厚望。Chiplet 芯片設計環節能夠降低大規模芯片設計的門 檻，給中國集成電路產業帶來巨大發展機遇。

4.重點公司分析

4.1.長電科技：國內先進封裝龍頭，23H2 有望迎周期拐點

長電科技成立于 1972 年，并于 2003 年在上交所上市，是全球領先的集成電路制造和技術服 務企業，在中國、韓國和新加坡設有六大生產基地和兩大研發中心。公司提供全方位的芯片 成品制造一站式服務，包括集成電路的系統集成、設計仿真、技術開發、產品認證、晶圓中 測、晶圓級中道封裝測試、系統級封裝測試、芯片成品測試，并可向世界各地的半導體客戶 提供直運服務。公司通過高集成度的晶圓級封裝（WLP）、2.5D/3D 封裝、系統級封裝（SiP）、 高性能倒裝芯片封裝和先進的引線鍵合技術，覆蓋了主流集成電路系統應用，包括網絡通訊、 移動終端、高性能計算、車載電子、大數據存儲、人工智能與物聯網、工業智造等領域。

從公司的財務數據來看，公司營收規模不斷擴大，歸母凈利潤穩定提升。2020-2022 年，公 司營業收入分別約為 264.64 億元、305.02 億元和 337.62 億元，歸母凈利潤分別為 13.04 億 元、29.59 億元、32.31 億元。公司近幾年加速從消費類轉向市場需求快速增長的汽車電子、 5G 通信、高性能計算、存儲等高附加值市場的戰略布局，持續聚焦高性能封裝技術高附加值 應用，進一步提升核心競爭力。公司 2022 年實現營業收入 337.62 億元，同比增長 10.7%； 歸屬于上市公司股東的凈利潤 32.3 億元，同比增長 9.2%；資產負債率同比下降 6 個百分點， 主要系公司于 2022 年在汽車電子，高性能計算等領域完成了多項新技術開發及多家全球知 名客戶新產品的量產導入；來自于汽車電子的收入 2022 年同比增長 85%，來自于運算電子的 收入同比增長 46%。 2023 年 Q1 公司實現營業收入 58.60 億元，同比-27.99%；歸母凈利潤 1.10 億元，較去年同 比-87.24%；扣非歸母凈利潤 0.56 億元，較上年同比-92.80%。公司 Q1 業績下滑主要系 23Q1 半導體行業景氣周期繼續下行，導致國內外客戶需求繼續下降，訂單減少。從盈利能力來看， 由于公司產能利用率大幅下滑，2023Q1盈利能力也有所下滑，毛利率環比-5.20pct至11.84%， 凈利率環比-7.69%至 1.88%。23Q1 在下游需求大幅下降的背景下，公司汽車電子業務仍然保 持高速增長。隨著公司產品結構的優化，公司業績有望復蘇。

公司 2022 年度營業收入按市場應用領域劃分來看，通訊電子占比 39.3%、消費電子占比 29.3%、 運算電子占比 17.4%、工業及醫療電子占比 9.6%、汽車電子占比 4.4%，與去年同期相比消費 電子下降 4.5 個百分點，運算電子增長 4.2 個百分點，汽車電子增長 1.8 個百分點。在測試 領域，公司引入 5G 射頻，車載芯片，高性能計算芯片等更多的測試業務，相關收入同比增長 達到 25%。

公司在 Chiplet 領域處于領先地位，目前 XDFOI Chiplet 高密度多維異構集成系列工藝已 按計劃進入穩定量產階段，同步實現國際客戶 4nm 節點多芯片系統集成封裝產品出貨，最大 封裝體面積約為 1500mm2的系統級封裝。該技術是一種面向 Chiplet 的極高密度、多扇出型 封裝高密度異構集成解決方案，其利用協同設計理念實現了芯片成品集成與測試一體化，涵 蓋 2D、2.5D、3D 集成技術。經過持續研發與客戶產品驗證，公司 XDFOI不斷取得突破，已 在高性能計算、人工智能、5G、汽車電子等領域應用，為客戶提供了外型更輕薄、數據傳輸 速率更快、功率損耗更小的芯片成品制造解決方案，滿足日益增長的終端市場需求。

4.2.通富微電：深度合作 AMD，AI+Chiplet 打開成長空間

通富微電成立于 1997 年，并于 2007 年在深交所上市，是集成電路封裝測試服務提供商，為 全球客戶提供設計仿真和封裝測試一站式服務。2014 年以來，通富微電相繼在南通、合肥、 廈門等地投資建廠，目前，通富微電相繼投資了崇川總部工廠、南通通富、通富通科、合肥 通富、廈門通富、通富超威蘇州、通富超威檳城七大生產基地，員工總數 2 萬多人，生產總 面積超過 100 萬平米。2021 年全球 OSAT 中通富微電位列第五，先進封裝方面位列第七。公 司的產品、技術、服務全方位涵蓋人工智能、高性能計算、大數據存儲、顯示驅動、5G 等網 絡通訊、信息終端、消費終端、物聯網、汽車電子、工業控制等領域。

2016 年，通富微電通過并購通富超威蘇州和通富超威檳城，與 AMD 形成了“合資+合作”的 強強聯合模式，深度鎖定了 AMD 供應鏈并占據 AMD 封測訂單的大部分份額。由于通富超威蘇 州和通富超威檳城前身為 AMD 內部封測廠，熟悉 AMD 產品的生產及管理流程，對于 AMD 而言， 通富超威蘇州及通富超威檳城在產品驗證、產品質量、新產品開發時間、業務對接效率等方 面具有優勢。收購以來，通富微電與 AMD 的合作不斷深化，為 AMD 第一大封測產品供應商， 未來隨著大客戶資源整合漸入佳境，產生的協同效應將帶動整個產業鏈持續受益。 從公司的財務數據來看，公司業務發展迅速，收入規模不斷擴大，市場份額持續提升。2020- 2022 年，公司營業收入分別約為 107.69 億元、158.12 億元和 214.29 億元，歸母凈利潤分 別為 3.38 億元、9.57 億元、5.02 億元。在全球前十大封測企業中，公司營收增速連續 3 年 保持第一。公司通過積極調整產品業務結構，加大市場調研與開拓力度，憑借 7nm、5nm、FCBGA、 Chiplet 等先進技術優勢，不斷強化與 AMD 等行業領先企業的深度合作，鞏固和擴大先進產 品市占率，營收穩定提升。公司 2022 年歸母凈利潤有所下滑，主要系集成電路行業景氣度下 行，部分終端產品需求疲軟，導致公司產能利用率及毛利率下降；同時公司加大 Chiplet 等 先進封裝技術創新研發投入，研發費用增加，導致利潤下降。

2023 年 Q1 公司實現營業收入 46.42 億元，同比+3.11%；歸母凈利潤 0.05 億元，較去年同比 -97.24%；扣非歸母凈利潤-0.46 億元，較上年同比-131.72%。公司 Q1 業績有所下滑，主要 系受歐洲地緣政治風險升級、美國持續高通脹等外部因素影響，集成電路行業景氣度下降， 終端廠商進去庫周期導致封測行業訂單出現下滑。從盈利能力來看，2023Q1 盈利能力有所下 滑，毛利率 9.45%，環比-4.45pct，主要系公司產能利用率下降所致。

Chiplet 技術方面，公司通過在多芯片組件、集成扇出封裝、2.5D/3D 等先進封裝技術方面的 提前布局，可為客戶提供多樣化的 Chiplet 封裝解決方案并已量產，基于 ChipLast 工藝的 Fan-out 技術，實現 5 層 RDL 超大尺寸封裝（65×65mm），超大多芯片 FCBGAMCM 技術，實現 最高 13 顆芯片集成及 100×100mm 以上超大封裝。目前，公司技術布局進展順利，已開始大 規模生產 Chiplet 產品，工藝節點方面 7nm 產品實現量產，5nm 產品完成研發。受益于公司 在封測技術方面的持續耕耘，目前公司與 AMD、NXP、TI、英飛凌、ST、聯發科、展銳、韋爾 股份、兆易創新、長鑫存儲、長江存儲、集創北方及其他國內外各細分領域頭部客戶建立了 良好的合作關系，2021 年，國內客戶業務規模增長超 100%。

4.3.華天科技：業績靜待周期復蘇，Chiplet 布局業內領先

華天科技成立于 2003 年 12 月 25 日，2007 年 11 月 20 日在深交所成功上市。公司主要從事 半導體集成電路、半導體元器件的封裝測試業務，主要為客戶提供封裝設計、封裝仿真、引 線框封裝、基板封裝、晶圓級封裝、晶圓測試及功能測試、 物流配送等一站式服務。目前公 司集成電路封裝產品主要有 DIP/SDIP、SOT、SOP、SSOP、TSSOP/ETSSOP、QFP/LQFP/TQFP、 QFN/DFN、BGA/LGA、FC、MCM(MCP)、SiP、WLP、TSV、Bumping、MEMS 等多個系列，產品主要 應用于計算機、網絡通訊、消費電子及智能移動終端、物聯網、工業自動化控制、汽車電子 等電子整機和智能化領域。2022 年公司持續加大研發投入，完成了 3D FO SiP 封裝工藝平 臺、基于 TCB 工藝的 3D Memory 封裝技術的開發；雙面塑封技術、激光雷達產品完成工藝驗 證；基于 232 層 3D NAND Flash Wafer DP 工藝的存儲器產品、長寬比達 7.7：1 的側面指紋、 PAMiD 等產品均已實現量產；與客戶合作開發 HBPOP 封裝技術。

從公司的財務數據來看，公司業務發展迅速，收入規模不斷擴大，市場份額持續提升。 2020- 2022 年，公司營業收入分別約為 83.82 億元、120.97 億元和 119.06 億元，歸母凈利潤分別 為 7.02 億元、14.16 億元、7.54 億元。公司 2022 年營收與歸母凈利潤同比有所下滑，主要 由于終端市場產品需求下降，集成電路行業景氣度下滑。從盈利能力來看，公司 2022 年毛利 率 16.84%，同比下降 7.77 個百分點；公司凈利潤率 8.59%，同比下滑 5.62 個百分點。 2023 年 Q1 公司實現營業收入 22.39 億元，同比-25.56%；歸母凈利潤-1.06 億元，較去年同 比-151.43%；扣非歸母凈利潤-1.82 億元，較上年同比-222.67%。公司 Q1 業績下滑主要系地 緣政治沖突、經濟發展放緩等因素導致半導體市場終端消費動力不足。從盈利能力來看，由 于公司產能利用率大幅下滑，2023Q1 盈利能力也大幅下滑，毛利率環比-12.85pct 至 3.99%， 凈利率環比-14.25%至-5.66%。公司在市場需求減弱、去庫存等不利因素的情況下，積極優化客戶結構，2022 年公司導入客戶 237 家，通過 6 家國內外汽車終端及汽車零部件企業審核， 引入 42 家汽車電子客戶，涉及 202 個汽車電子項目。同時公司積極推進募集資金投資項目 及韶華科技等新生產基地建設。隨著半導體行業的復蘇，公司產業規模有望進一步擴大。

在 Chiplet 領域，公司實現了 3D FO SiP 封裝工藝平臺的開發，現已具備由 TSV、eSiFo、3D SiP 構成的最新先進封裝技術平臺——3D Matrix。其中晶圓級 eSiFO 主要應用于 Fan-out 封 裝上，其優勢包括硅基板，翹曲小、應力低的高可靠性，生產周期短、工藝設備小的低成本、 高集成度、系統級封裝。公司基于 eSiFO 結合 TSV 技術，開發了 eSinC 技術。在 eSiFO 技術 的基礎上，可以通過 TSV、Bumping 等晶圓級封裝的技術，實現 3D SiP 的封裝，為多芯片的 異質異構集成提供了可能性。公司目前 Chiplet 技術已經實現量產，主要應用于 5G 通信、醫 療、物聯網等領域。

4.4.甬矽電子：聚焦先進封裝，Chiplet 前景可期

甬矽電子成立于 2017 年，于 2022 年在上海證券交易所上市。公司主要從事集成電路的封裝 和測試業務。公司成立之初就聚焦集成電路封測業務中的先進封裝領域，車間潔凈等級、生 產設備、產線布局、工藝路線、技術研發、業務團隊、客戶導入均以先進封裝業務為導向， 公司全部產品均為中高端先進封裝形式，封裝產品主要包括“高密度細間距凸點倒裝產品（FC 類產品）、系統級封裝產品（SiP）、扁平無引腳封裝產品（QFN/DFN）、微機電系統傳感器（MEMS）” 4 大類別。公司自 2017 年成立以來，憑借出色的產品質量控制和服務能力，在短時間內迅速 形成量產并進入恒玄科技、晶晨股份、聯發科等頂尖集成電路設計企業供應鏈，特別在射頻 芯片封測領域具備較強的競爭力。

從公司財務數據來看，得益于集成電路國產化、智能化以及 5G、新基建等新興應用的驅動、 下游客戶旺盛的市場需求以及公司市場地位和品牌形象的提升，公司營業收入、營業毛利逐 年穩定上升。2020-2022 年，公司營業收入分別約為 7.48 億元、20.55 億元和 21.77 億元， 歸母凈利潤分別為 0.28 億元、3.22 億元、1.38 億元。公司 2022 年營收緩慢增長主要系在 市場需求減弱、行業整體進入去庫存周期等不利因素的情況下，公司持續優化客戶結構，與 多家細分領域頭部客戶建立戰略合作伙伴關系。公司 2019 年-2021 年，主營業務毛利率逐年 穩步上升，2022 年毛利率有所下降主要系國內消費電子等市場需求萎縮，公司部分產品的銷 售單價有所下降，SiP 類產品、QFN 類產品毛利率有所下降。

2023 年 Q1 公司實現營業收入 4.25 億元，同比-26.86%；歸母凈利潤-0.50 億元，較去年同 比-170.04%；扣非歸母凈利潤-0.69 億元，較上年同比-211.12%。公司 Q1 業績下滑主要系 2023Q1，終端市場整體延續了 2022 年下半年的疲軟狀態，下游客戶整體處于庫存調整狀態， 整體訂單仍較為疲軟。從盈利能力來看，受 1 月份春節假期、訂單整體下滑等影響，公司整 體產能利用率有所下滑，毛利率環比-13.52%至 8.39%。此外，公司二期項目有序推進，公司 人員規模持續擴大，人員支出及二期籌建費用增加，使得管理費用同比增長 75.06%，23Q1 歸 母凈利潤同比下滑 170.04%。

從公司營收結構來看，2022 年系統級封裝產品（SIP）實現銷售收入 122,524.49 萬元，較上 年同期增長 7.93%，銷售成本同比增長 25.16%，毛利率同比下降 10.45 個百分點。扁平無引 腳封裝產品（QFN/DFN）實現銷售收入 63,184.17 萬元，較上年同期減少 10.10%，銷售成本 同比增加 11.31%，毛利率同比下降 16.92 個百分點。高密度細間距凸點倒裝產品（FC 類產 品）實現銷售收入 29,206.06 萬元，較上年同期增長 58.64%，銷售成本同比增長 66.82%，毛 利率同比下降 3.36 個百分點。微電機系統傳感器（MEMS）實現銷售收入 537.12 萬元，較上 年同期減少 70.54%，銷售成本同比減少 74.56%，毛利率同比上升 13.12 個百分點。

Chiplet 模式能滿足現今高效能運算處理器的需求，而 SiP 等先進封裝技術是 Chiplet 模式 的重要實現基礎。公司在 SiP 領域具備豐富的技術積累，通過實施晶圓凸點產業化項目布局 “扇入型封裝”（Fan-in）、“扇出型封裝”（Fan-out）、2.5D、3D 等晶圓級和系統級封裝應用 領域，并為進一步拓展異構封裝領域打下基礎。。同時，公司已經掌握了系統級封裝電磁屏蔽 （EMI Shielding）技術、芯片表面金屬凸點（Bumping）技術，并積極開發 7 納米以下級別 晶圓倒裝封測工藝、高密度系統級封裝技術、硅通孔技術（TSV）等，為 Chiplet 技術儲備了 充足的技術基礎。

4.5.芯原股份：發展先進工藝，以 Chiplet 拓展廣闊市場

芯原股份成立于 2001 年，于 2020 年在上海證券交易所上市。芯原股份是一家依托自主半導 體 IP，為客戶提供平臺化、全方位、一站式芯片定制服務和半導體 IP 授權服務的企業。在 芯原獨有的 Silicon Platform as a Service 經營模式下，通過基于公司自主半導體 IP 搭建的技術平臺，可在短時間內打造出從定義到測試封裝完成的半導體產品。公司的業務范圍 覆蓋消費電子、汽車電子、計算機及周邊、工業、數據處理、物聯網等行業應用領域。

從公司的財務數據來看，2022 年度，公司實現營業收入 26.79 億元，同比增長 25.23%，其中 半導體 IP 授權業務（包括知識產權授權使用費收入、特許權使用費收入）實現營收 8.93 億 元，同比增長 26.57%；一站式芯片定制業務（包括芯片設計業務收入、量產業務收入）實現 營收 17.80 億元，同比增長 24.19%。公司 2022 年實現歸母凈利潤 0.74 億元，同比增長 455.31%。公司 2022 年度在半導體產業下行壓力增大的產業背景下，實現業績穩定增長，主 要得益于公司獨特商業模式，即原則上無產品庫存的風險，無應用領域的邊界，以及逆產業 周期的屬性等。公司 2022 年在手訂單金額 21.50 億元，其中一年內（2023 年）轉化的在手 訂單金額 16.95 億元，占比 78.82%，在手訂單飽滿。 2023 年 Q1 公司實現營業收入 5.39 億元，同比-3.77%；歸母凈利潤-0.72 億元，較去年同比 -2280.25%。公司在手訂單充足，截至 2023 年一季度末，公司在手訂單金額為 18.10 億元。 公司 Q1 業績下滑主要系知識產權授權業務與客戶項目啟動安排相關，單季度收入存在一定 季度性波動。從盈利能力來看，由于公司知識產權授權業務受到客戶項目啟動安排相關等因 素影響單季度收入有所波動，導致高毛利率的半導體 IP 授權業務收入及收入占比下降，毛 利率環比-9.98%至 38.94%。公司一站式芯片定制業務毛利率同比有所提升，其中芯片設計業 務毛利率 5.31%，芯片量產業務毛利率 26.92%。

Chiplet 可從多維度降低芯片設計及制造成本，公司深耕 Chiplet 技術，大算力時代有望持 續受益。隨著半導體工藝制程推進，晶體管尺寸越來越逼近物理極限，所耗費的研發時間及 成本越來越高，Chiplet 技術通過大幅提高大芯片良率、降低設計復雜度和成本、芯片制造 成本，具有極大的發展潛力。公司基于“IP 芯片化，IP as a Chiplet”和“芯片平臺化， Chiplet as a Platform”兩大設計理念，推出了基于 Chiplet 架構所設計的高端應用處理 器平臺，目前該平臺 12nm SoC 版本已完成流片和驗證，并正在進行 Chiplet 版本的迭代。 公司持續推進 Chiplet 技術產業化，加入 UCIe 聯盟，強化在自動駕駛、數據中心和平板電腦 領域的布局，有望在大算力時代持續受益。

4.6.長川科技：國內半導體測試設備領先廠商，Chiplet+先進封裝打開發展機遇

長川科技成立于 2008 年，是國內領先的集成電路測試設備及自動化解決方案供應商。公司 目前主營產品包含測試機、分選機和探針臺，全面布局后道測試設備，并通過并購 STI 進入 前道晶圓檢測領域。目前，公司生產的集成電路測試機和分選機產品已獲得長電科技、 華天 科技、通富微電、士蘭微、華潤微電子、日月光等多個一流集成電路企業的使用和認可。 從公司的財務數據來看， 公司近幾年營收以及歸母凈利潤呈現快速提高趨勢，營收從 2018 年的 2.16 億元提高到 2022 年的 25.77 億元，歸母凈利潤從 2018 年的 0.36 億元提高到 2022 年的 4.61 億元。2022 年公司全年營收及歸母凈利潤大幅提高，主要系公司堅持研發創新， 豐富產品矩陣，穩步擴大市場份額。同時公司產品結構優化，高端品類收入占比持續上升， 也推動了業績的增長。另外，公司于 2022 年通過了發行股份購買資產收購長奕科技（馬來 西亞 Exis）的審批。EXIS 主要從事集成電路分選設備的研發、生產和銷售，核心產品主要 為轉塔式分選機，有助于長川科技豐富產品類型，實現重力式分選機、平移式分選機、轉塔 式分選機的產品全覆蓋。

2023Q1 公司實現收入 3.20 億元，同比-40.48%，環比-61.12%；實現歸母凈利潤-0.57 億元， 同比-180.50%，環比-141.91%。公司 Q1 營收同比大幅下滑，主要系封測廠稼動率承壓致使其 資本開支下修，公司訂單下滑導致營收與凈利潤均大幅下滑。公司目前是國內數字測試機領 域龍頭供應商，在數字測試機領域已完成 D9000K 產品研發，隨著 SoC 測試機在市場持續放 量，公司與大客戶合作加深，公司業績有望復蘇。

從收入結構來看，2022 年公司分選機、測試機營業收入分別為 12.55 億元、11.16 億元，同 比分別+34.04%、+128.18%，毛利率分別為 44.62%、68.96%，同比分別+1.97pct、+1.29pct， 各項業務營收大幅提高，高毛利率的測試機業務占比 43.32%，份額逐步提升。

Chiplet 技術的興起，拉動測試產業整體需求。在 CP 測試環節，因為 Chiplet 封裝成本高， 為確保良率、降低成本，需要在封裝前對每一顆芯片裸片進行 CP 測試，相較于 SoC，Chiplet 對芯片的 CP 測試需求按照芯片裸片數量成倍增加；在 FT 測試環節，隨著 Chiplet 從 2D 逐 漸發展到 2.5D、3D，測試的難度提升，簡單測試機減少，復雜測試機增加。經過多年持續技 術創新，公司測試機和分選機在核心性能指標上已達到國內領先、接近國外先進水平。公司 生產的集成電路測試機和分選機等產品已獲得長電科技、華天科技、通富微電、士蘭微、華 潤微電子、日月光等多個一流集成電路廠商的使用和認可。隨著 Chiplet 方案的引入，測試 設備將伴隨下游芯片封測數量、價值量提升，有望迎來需求快速起量。

4.7.華興源創: 半導體檢測設備快速放量，充分受益 Chiplet 技術發展

華興源創成立于 2005 年 6 月，于 2019 年成為全國第一家在科創板上市的企業。公司是國內 領先的檢測設備與整線檢測系統解決方案提供商，主要從事平板顯示及集成電路的檢測設備 研發、生產和銷售。2018 年公司進軍半導體檢測，2020 年公司通過并購歐立通進軍智能穿戴 領域。公司產品主要應用于 LCD 與 OLED 平板顯示及微顯示、半導體、可穿戴設備、新能源 汽車等行業，為客戶提供從整機、系統、模塊、SIP、芯片各個工藝節點的自動化測試設備。

從公司產品結構來看，公司在平板和半導體檢測板塊產品十分豐富，在平板檢測業務保持業 內領先水平，MiniLED、Micro-LED 及 Micro-OLED 等新一代顯示檢測技術儲備不斷升級；半 導體檢測業務包括測試機、分選機、AOI 缺陷檢測設備在內的多個標準設備也陸續進入量產。 消費電子檢測及自動化設備業務是目前收入主要來源，半導體檢測設備業務份額有望繼續提 升。根據公司公告，2022 年公司消費電子檢測及自動化設備業務營收 15.08 億元，同比增長0.92%，占總營收 64.98%；半導體檢測設備制造業務營收 5.66 億元，同比增長 35.55%，占總 營收 24.39%。 在半導體測試機上，公司是全球為數不多的可以同時自主研發 ATE 架構 SOC 測試機和 PXIE 架構射頻和系統模塊測試機的企業，主打 SOC、射頻測試機以及 SiP 測試解決方案。在 SoC 測試機上，公司自主研發的 T7600 系列測試機頻率速率達到 400MHZ，部分技術參數已經達到 行業內公認的中檔 SOC 測試機水平，直接對標泰瑞達的 J750-HD，目前已經獲得下游知名 CIS、 MCU 以及指紋識別等芯片客戶訂單。

從公司的財務數據來看，公司業務發展迅速，收入規模不斷擴大，市場份額持續提升。 2020- 2022 年，公司營業收入分別約為 16.77 億元、20.20 億元和 23.20 億元，歸母凈利潤分別為 2.65 億元、3.14 億元、3.31 億元。公司 2022 年業績穩定增長主要系半導體檢測設備產品的 需求穩步擴大，同時公司進一步優化了成本結構，使成本增長遠低于公司收入增長。從盈利 能力來看，公司 2022 年毛利率 52.08%，同比下降 0.96 個百分點；公司凈利潤率 14.27%，同 比下滑 1.27 個百分點，公司盈利水平總體穩定在高位。 2023Q1 公司實現營收 3.59 億元，同比-3.91%；實現歸母凈利潤 0.27 億元，同比增長-34.41%。 公司 Q1 營收同比小幅下滑，主要受制于消費電子行業景氣下行；凈利潤下滑明顯主要系費 用率提高所致，Q1 期間費用率為 52.03%，同比+4.93%。隨著消費電子景氣度復蘇、Micro OLED 檢測設備放量以及半導體檢測設備出貨量提高，公司業績有望進一步增長。

Chiplet 技術代表的先進封裝工藝，是將多顆芯片整合成一個半導體系統的先進封裝技術。 Chiplet 技術的廣泛應用，亦帶動了下游廠商對配套測試設備的需求。由于 Chiplet 技術實 現了芯片的模組化和系統級整合，因此針對系統級芯片的檢測需要滿足覆蓋功能多、差異化 程度高的需求，這也導致了檢測環節的耗時增長。華興源創目前推出的基于 PXIE 架構的測試機搭配 EP3000 分選機的綜合測試解決方案為歌爾微電子等客戶提供了高效測試解決方案， 可滿足客戶的先進封裝需求。