一博高速先生成員：黃剛

作為高速信號傳輸?shù)闹匾闹笜酥?，損耗，無論是對硬件工程師，設計工程師還是我們SI工程師來說，都會是非常的關注。而對于像背板傳輸這種長距離的走線系統(tǒng)或是像芯片測試板要求損耗極小的情況，傳輸線的損耗在總的系統(tǒng)損耗里面一定是占到一個大頭的位置。尤其是在板材和走線長度已經(jīng)定下來的情況下，傳輸線的線寬幾乎就成為了讓損耗能逆襲的唯一的一根救命稻草了。

根據(jù)我們對高速理論的理解，線寬對傳輸線損耗的貢獻是非常正向的，在其他條件不變的情況下，傳輸線的線寬越寬，傳輸線的損耗會越小，而且會一直是這個趨勢不變。那么，粉絲們會不會很容易就產(chǎn)生了兩個想法，一是，只要我在PCB設計中能把傳輸線走得更寬，而且能控制到阻抗的情況下，我們就能夠在其他條件不變的情況下把損耗做得更??；另外一個想法就更大膽了，是不是如果我的線寬能做到無限大之后，傳輸線的損耗理論上就能夠接近零損耗呢？

高速先生的確很喜歡有想法的粉絲，這樣可以激發(fā)出更多的靈感。喜歡歸喜歡，高速先生還是要用數(shù)據(jù)來說話。這樣吧，高速先生就做一塊測試板來驗證下這個問題，畢竟實踐才是檢驗真理的唯一標準嘛！

測試板的設計也很簡單，我們疊層和板材是固定的，我們要驗證的走線是在TOP層，那么要增加線寬而且又能控制到阻抗（單端50歐姆）的話，我們需要做的就是去挖空若干層走線的參考層，也就是讓參考層更遠，這樣傳輸線的線寬才能夠不斷的增大。下面是我們精心設計過的疊層，展示前5層如下所示：

為什么只展示前5層呢，因為我們驗證的走線是從TOP層參考L2層的地平面一直到參考L5層的地平面，這樣的話，隨著參考平面的變遠，TOP層的傳輸線線寬在同樣控制50歐姆的情況下才能不斷變大，實現(xiàn)我們要研究線寬和損耗關系的目的。

那么參考到不同層之后，線寬的變化范圍大概是多少呢？經(jīng)過計算，我們參考不同層的線寬變化就非常非常明顯了，從參考L2層的5.2mil變到參考L5層的38mil！

基本上38mil已經(jīng)是我們走線線寬的天花板了吧，那么我們分別來看看從細線寬到寬線寬的情況下，損耗到底能改善多少的量級呢？

首先我們驗證從5.2mil到12mil的變化，結果如下所示，標注了一個20GHz比較高頻的點，損耗從大概3.58db改善到了2.25db，損耗改善了40%左右。

恩，看起來非常的不錯，改善量也很大，讓我們不得不憧憬線寬進一步增加后的效果了。好，那么我們接下來去對比12mil線寬增加到20mil的情況下，損耗的改善量。從下圖結果來看，從2.25db改善到了1.72db，損耗改善不到25%了。

呃，也還行吧，至少也算是個比較大的改善量了，那我們繼續(xù)看從20mil增加到38mil線寬后的結果。真沒想到，在20mil往上差不多加一倍的線寬情況下，只是從1.72db改善到了1.32db，也就是20%多點的改善量，遠遠比我們想象的改善量要?。?/p>

行吧，為了讓大家死心，高速先生再參考多幾層，做一個更寬更寬的走線的case，我們做出了一個60mil的線寬，那我們來對比下60mil線寬和38mil線寬的改善量。損耗大概從1.32db減少到1.2db，改善量只有不到10%了。

最后我們再把上面的幾種case擺在一起，讓大家更為直觀的看到線寬不斷增加情況下，損耗改善的量級。

最后再回答下上面提到的兩個想法，一是隨著線寬的增加，損耗的確是會不斷的減小，趨勢是沒錯的。但是另外一個想法可能就只能真的是想想了，線寬增加到一定的寬度后，損耗改善的量級會越來越小了，絕對不會得到一個很接近零損耗的結果了。至于是為什么呢？這個就當本期的問題留給大家來思考了哈！

審核編輯：湯梓紅