在電源電壓超過±5V的R-2R DAC設(shè)計中，DAC的主要進位轉(zhuǎn)換期間可能會出現(xiàn)較大的電壓毛刺（高達1.5V）。這些毛刺會傳播到輸出緩沖放大器，并出現(xiàn)在輸出端。控制頂部 （VREF+） 和底部 （VREF-） 單刀雙擲開關(guān)（S0 至 SN）的電平轉(zhuǎn)換器的回轉(zhuǎn)會導(dǎo)致毛刺（圖 1）。如果“反相”R-2R梯形圖的每個開關(guān)都瞬間打開和/或關(guān)閉，則DAC輸出（或輸出緩沖放大器的輸入）的毛刺幅度將很小。但是，開關(guān)不會瞬時切換;事實上，為了避免兩個基準(zhǔn)電壓緩沖器的輸出之間產(chǎn)生撬棍電流，開關(guān)采用先開后合連接。相關(guān)的時間延遲會在DAC代碼轉(zhuǎn)換期間產(chǎn)生非常大的毛刺，從而降低動態(tài)性能規(guī)格“毛刺脈沖能量”。

圖1.簡化的DAC電路。

降低毛刺能量的一種方法是在DAC輸出和地之間連接一個大電容。R的低通濾波器組合代數(shù)轉(zhuǎn)換器C降低毛刺的幅度。但是，為了顯著減少毛刺，電容值必須很大。因此，這種方法大大增加了DAC的建立時間。

另一種去毛刺技術(shù)是在DAC輸出之后使用外部采樣保持（T/H）放大器。這種方法的一個優(yōu)點是可以完全消除DAC輸出的毛刺（原則上）。但是，除了T/H放大器之外，還需要外部單次和去毛刺時序控制邏輯。因此，DAC、去毛刺時序控制電路和T/H放大器之間的接口可能相當(dāng)繁瑣。

將 T/H 放大器與 DAC 集成在同一芯片上，可消除繁瑣的接口（圖 2）。去毛刺T/H放大器緊跟在緩沖DAC輸出之后。利用這種技術(shù)，開發(fā)了一種智能去毛刺電路，在不增加建立時間的情況下顯著降低了數(shù)模毛刺脈沖能量。

圖2.集成 T/H 抗干擾架構(gòu)。

智能DAC去毛刺電路

由于毛刺在DAC更新后立即發(fā)生，并在前幾微秒內(nèi)消失，如果DAC輸出和輸出緩沖放大器輸入在DAC更新時去耦并保持去耦，直到毛刺消失，則毛刺將不會通過輸出緩沖放大器。如圖2所示，該解決方案使用T/H概念來消除毛刺。在更新DAC之前，開關(guān)SW1關(guān)閉。采樣電容對先前DAC代碼的直流電平進行采樣。在數(shù)字代碼轉(zhuǎn)換期間，當(dāng)DAC更新時，開關(guān)斷開，電容（CH） 保持先前 DAC 代碼的直流電平。發(fā)生毛刺時，放大器輸出保持在此直流電平。故障消失后，開關(guān)再次關(guān)閉。與上一節(jié)討論的低通濾波器技術(shù)不同，T/H電容的值可以小得多，因為該電容用于保持先前DAC代碼的直流電平，而不是降低毛刺幅度。當(dāng)T/H開關(guān)由于電荷共享和注入而打開或關(guān)閉時，仍會出現(xiàn)小毛刺，但相關(guān)的毛刺幅度要小得多。

實現(xiàn)技術(shù)

雖然將DAC輸出放大器與T/H組合在直觀上看起來很明顯，但這在實際實現(xiàn)過程中帶來了一些設(shè)計挑戰(zhàn)。例如，在某些應(yīng)用中，需要較大的DAC輸出擺幅。因此，采樣開關(guān)（SW1）必須在高壓電位下工作。這一要求將T/H實現(xiàn)限制在少數(shù)具有所需高擊穿電壓MOS開關(guān)的工藝中。另一個挑戰(zhàn)是，輸出放大器雙極性輸入對的基極電流會在開關(guān)（SW1）上產(chǎn)生失調(diào)電壓（IBASE×RSW）。最后，電荷注入和時鐘饋通是需要考慮的其他T/H電路規(guī)格。

改進的去毛刺電路

當(dāng)DAC輸出之后有一個單位增益緩沖放大器時，采樣開關(guān)必須具有高擊穿電壓。但是，如果放大器的增益大于1（n>3），則所需的開關(guān)擊穿電壓將降低n倍。這有助于放寬與DAC和開關(guān)相關(guān)的工藝要求。圖<>顯示了該電路的架構(gòu)。

圖3.改進的去毛刺電路。

將 VSW 指定為控制采樣開關(guān)的開關(guān)電壓，過程擊穿電壓 （VBREAKDOWN） 限制了 VSW 的最大值。通過設(shè)置 n>Vout （最小值/最大值）/VVBREAKDOWN，可以緩解高壓問題。

消除由非零基極電流引起的失調(diào)

為了消除采樣開關(guān)的基極電流，可以使用差分電荷消除，如圖4所示。

圖4.差分電荷消除。

西 南部2等于軟件1，并且兩者都看到相同的阻抗。等效電阻等于R，等效電容等于CH.

這種架構(gòu)提高了電路性能;然而，仍有一些問題需要解決。一、當(dāng)軟件1和軟件2均開路，輸出放大器沒有反饋路徑;放大器工作開環(huán)。其次，放大器反相輸入端的保持電容會導(dǎo)致額外的相移，從而降低運算放大器的相位裕量（PM）。

用于去毛刺電路的零極點架構(gòu)

只需稍微改變放大器反饋網(wǎng)絡(luò)，電路就可以解決相移問題。如圖5所示，開關(guān)SW1和SW2兩側(cè)的等效阻抗匹配。該電路有效地在放大器反饋網(wǎng)絡(luò)中的極點位置增加了一個零點，以補償增加的相移和圖4所示的相裕量減小。

圖5.完整的架構(gòu)。

使用此配置時，V 沒有相移外到 V店-.當(dāng)軟件2打開，C1和 C2保持負面反饋。對于極點零點消除，等效反饋網(wǎng)絡(luò)如圖6所示。

圖6.反饋網(wǎng)絡(luò)的等效電路。

從數(shù)學(xué)上講，該電路的優(yōu)點，即極點零點消除，推導(dǎo)如下：

測試結(jié)果

這種用于電壓DAC技術(shù)的智能去毛刺電路目前用于MAX5839，這是一款13位、八通道、高壓DAC。測試測量表明，數(shù)模毛刺能量比市場上其他器件小10倍。下圖顯示了測試結(jié)果。

圖7.大進位轉(zhuǎn)換期間的毛刺幅度。

結(jié)論

在去毛刺電路中使用T/H放大器技術(shù)，我們在主要進位轉(zhuǎn)換期間在DAC輸出端實現(xiàn)了非常小的毛刺（通常為10mV至20mV）。通過在RC反饋網(wǎng)絡(luò)中實現(xiàn)極點零點消除，消除了保持電容引起的額外相移，并保持了輸出放大器的穩(wěn)定性。當(dāng)采樣開關(guān)斷開時，仍然通過電容C1和C2采用負反饋。此外，基極電流消除消除了由于RSW×Ibase引起的電壓失調(diào)。最后，通過正確選擇輸出放大器的增益“n”，我們可以使用工藝約束（否則可能會使設(shè)計復(fù)雜化）來發(fā)揮我們的優(yōu)勢。

審核編輯：郭婷