在Trion上驅動PLL走pllin管腳
之前在Trion上一直強調驅動PLL要走pllin管腳。但是如果在硬件設計之時沒有注意而把PLL輸入管腳放置在普通GPIO也不是完全沒有辦法。
（1）如果放在了GCLK上，Connection Type設置成GCLK，PLL的時鐘源設置成Core；
（2）如果放在了普通GPIO上，那Connection Type只能設置成Normal，同樣PLL的時鐘源設置成Core；不過會有警告信息clock_rule_undefined_name:No clock source defined(xxx)
Trion驗證
有警告信息clock_rule_undefined_name:No clock source defined(hdmi_pclk )但是不用管。照用不誤。
在鈦金上同樣可以這樣設置。
把DDR_REF_CLK設置為normal。
把PLL的參考修改成Core,并輸入時鐘名DDR_REF_CLK。
有警告信息clock_rule_undefined_name :No clock source defined(DDR_REF_CLK),但是不用管。照用不誤。
方法二：通過clkmux驅動PLL
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
HDMI
+關注
關注
32文章
1734瀏覽量
152206 -
pll
+關注
關注
6文章
781瀏覽量
135275 -
GPIO
+關注
關注
16文章
1216瀏覽量
52268
原文標題：GPIO驅動PLL的
文章出處：【微信號：gh_ea2445df5d2a，微信公眾號：FPGA及視頻處理】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
在quartus上想修改軟核PLL中設置，為什么打不開??？
在quartus上想修改軟核PLL中設置，為什么打不開?。肯敫囊桓?b class='flag-5'>PLL的分頻，打不開pll核。如圖
發表于 02-02 16:10
求助， nidec pll 驅動電機
各位大神，我手頭上有一個nidec的外轉子無刷電機，是pll驅動的，但由于相關資料太少，目前不能很好的驅動。圖片及管腳說明如圖所示。我現在可以通過在
發表于 03-12 09:54
AD9957在使用內部pll后pdclk無輸出
AD9957上電復位后，sync_clk和pdclk均有輸出，但使用內部pll后sync_clk有輸出而pdclk無輸出。這個問題困擾了我好久，請專家給個解決方法。謝謝。附：參考時鐘40MHz，內部
發表于 09-14 14:14
如何將PLL / BUFPLL保留在我的項目中
。 和我在我的解串器項目中重復了這種方法。一切都在行為模擬上運行良好，但后置放和路由模擬揭示了一個重大缺陷。問題在于：1）PLL和BUFPLL的GCLK引腳之間的路由長度的差異，以及2）BUFPLL
發表于 07-18 14:15
是否可以通過軟件在驅動程序中交換/更改PLL？
是否可以通過軟件在驅動程序中交換/更改 PLL（IMX8MM_AUDIO_PLL1_OUT、IMX8MM_AUDIO_PLL2_OUT）？目
發表于 03-28 08:36
PCB板上多長的走線才是傳輸線？
多長的走線才是傳輸線？ 這和信號的傳播速度有關，在FR4板材上銅線條中信號速度為6in/ns。簡單的說，只要信號在走線上的往返時間大于信號的
在FPGA上編寫的通過SPI總線配置外部PLL芯片AD9518和ADC9268的程序
在FPGA上編寫的通過SPI總線配置外部PLL芯片AD9518和ADC9268的程序(開關電源技術與設計潘永雄.pdf)-在FPGA上編寫的
發表于 09-16 11:37
?65次下載
基于T35F324的FPGA開發板圖像采集顯示系統方案
由于Trion的PLL是能輸出3個時鐘，因此將2個PLL都用上了，一個產生100MHz的系統時鐘，48/168M的LVDS慢/快時鐘，另一個PLL產生DDR的
發表于 12-12 12:00
?1709次閱讀
Cadence Allegro 22.1-1-3-將網絡顯示在焊盤、走線、銅皮上
Cadence Allegro 22.1-1-3-將網絡顯示在焊盤、走線、銅皮上
Trion DSP 原語使用問題 - 1
? 在使用Trion乘法器可能會遇到以下問題： （1）[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA
工商網監
評論