1 模電知識(shí)

在這里插入圖片描述

• 電源符號(hào)含義

VDD：D=device 表示芯片內(nèi)部工作電源（一般VDD

VSS：S=series 表示公共連接，通常指電路公共接地端電壓。

• TTL肖特基觸發(fā)器

TTL肖特基觸發(fā)器即為用肖特基管構(gòu)成的施密特觸發(fā)器，施密特觸發(fā)器利用門閥電壓將引腳模擬信號(hào)變成矩形信號(hào)，進(jìn)行轉(zhuǎn)化為0/1數(shù)字信號(hào)存入輸入數(shù)據(jù)寄存器。

• 端口引腳保護(hù)二極管

當(dāng)引腳電壓高于VDD 時(shí)，上方的二極管導(dǎo)通，當(dāng)引腳電壓低于VSS 時(shí)，下方的二極管導(dǎo)通，防止不正常電壓引入芯片導(dǎo)致芯片燒毀。（雖有這樣的保護(hù)，但不能驅(qū)動(dòng)大功率器件，如直接驅(qū)動(dòng)電機(jī)，電機(jī)堵轉(zhuǎn)的反向電流會(huì)燒毀芯片）

• 推挽輸出
  

PMOS柵極低電平導(dǎo)通，NMOS柵極高電平導(dǎo)通。一般PMOS源極接VDD，NMOS源極接GND。

MOS管中寄生二極管作用是防止VDD過壓的情況下，燒壞mos管。

推挽電路是兩個(gè)參數(shù)相同的三極管或MOSFET，以推挽方式存在于電路中，各負(fù)責(zé)正負(fù)半周的波形放大任務(wù)，電路工作時(shí)，兩只對(duì)稱的功率開關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小、效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載拉取電流。下面分析電路：

當(dāng)輸入為高電平時(shí)，經(jīng)過反向后輸出到MOS管柵極為低電平，PMOS的SD導(dǎo)通，OUT輸出為高電平VDD；當(dāng)輸如為低時(shí)，NMOS導(dǎo)通，OUT輸出為低電平。當(dāng)引腳高低電平切換時(shí)，兩個(gè)管子輪流導(dǎo)通，P 管負(fù)責(zé)灌電流，N 管負(fù)責(zé)拉電流，使其負(fù)載能力和開關(guān)速度都比普通的方式有很大的提高。

• 開漏輸出
  
• 開漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過改變上拉電源的電壓，便可以改變傳輸電平。
• 上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度 ：阻值越大，速度越低，功耗越?。凰载?fù)載電阻的選擇要兼顧功耗和速度。一般會(huì)帶來上升沿的延時(shí)，因?yàn)樯仙厥峭ㄟ^外接上拉電路對(duì)負(fù)載供電，所以若對(duì)延時(shí)有要求，建議用下降沿輸出。
• 開漏輸出可以實(shí)現(xiàn)線與功能，可以將多個(gè)開漏輸出的Pin，經(jīng)上拉電阻連接到一條總線上，實(shí)現(xiàn)與邏輯，主要用于IIC、SMBus總線。

線與：當(dāng)在很多個(gè)開漏引腳連在一起時(shí)，外接一上拉電阻，如果有一個(gè)引腳輸出為邏輯0，相當(dāng)于短路接地，所以外電路邏輯電平便為0；只有當(dāng)所有引腳均輸出高阻態(tài)時(shí)，才由上拉電阻提供高電平，即為邏輯1。

2 GPIO模塊電路結(jié)構(gòu)

在這里插入圖片描述

2.1 輸入模式

在這里插入圖片描述

1. 輸出驅(qū)動(dòng)器關(guān)閉（N/PMOS關(guān)閉）
2. 施密特觸發(fā)器打開，可以獲取引腳狀態(tài)
3. 通過寄存器使能上/下拉電阻配置輸入模式下的三種狀態(tài)
4. 出現(xiàn)在I/O腳上的數(shù)據(jù)在每個(gè)APB2時(shí)鐘被采樣到輸入數(shù)據(jù)寄存器
5. 引腳電平狀態(tài)將存入輸入數(shù)據(jù)寄存器

• 浮空輸入：上下拉電阻全斷開
  
• 上拉輸入：上拉電阻打開，下拉電阻關(guān)閉
  
• 下拉輸入：下拉電阻打開，上拉電阻關(guān)閉
  

注意 ：

• 設(shè)計(jì)按鍵電路時(shí)可以利用芯片內(nèi)部弱上拉和下拉電阻，這樣省去了外接的電阻。
• 浮空輸入狀態(tài)下，IO的電平狀態(tài)是不確定的，完全由外部輸入決定。

2.2 輸出模式

在這里插入圖片描述

1. 輸出驅(qū)動(dòng)器打開
2. 施密特觸發(fā)器打開
3. 弱上拉和下拉電阻被禁止
4. 在每個(gè)APB2時(shí)鐘周期，出現(xiàn)在I/O腳上的數(shù)據(jù)被采樣到輸入數(shù)據(jù)寄存器
5. 在開漏模式時(shí)，對(duì)輸入數(shù)據(jù)寄存器的讀訪問可得到I/O狀態(tài)；在推挽式模式時(shí)，對(duì)輸出數(shù)據(jù)寄存器的讀訪問得到最后一次寫的值。

• 通用推挽輸出：
  
• 當(dāng)輸出數(shù)據(jù)寄存器相應(yīng)位為1時(shí)，同相端輸出為1，但經(jīng)過反相器（小圓圈）后，到PMOS柵極輸出為0，反相端反相后輸出為1，此時(shí)PMOS導(dǎo)通；NMOS截止，引腳輸出高電平。（ 推-灌電流 ）
• 當(dāng)輸出數(shù)據(jù)寄存器相應(yīng)位為0時(shí)，PMOS截止，NMOS導(dǎo)通，引腳輸出低電平。（ 挽-拉電流 ）

• 通用開漏輸出：
  
  開漏輸出時(shí)，PMOS關(guān)閉（輸出數(shù)據(jù)寄存器的1將端口置于 高阻態(tài) ），只有NMOS工作，但是此時(shí)只能輸出低電平，要輸出高電平必須外加上拉電阻。

上圖為加了上拉電阻的開漏輸出（需用戶外接）：當(dāng)輸出數(shù)據(jù)寄存器相應(yīng)位為1時(shí)，反相端輸出0，此時(shí)NMOS截止，由外加的上拉電阻提供高電平。當(dāng)輸出數(shù)據(jù)寄存器相應(yīng)位為0時(shí)，NMOS導(dǎo)通，引腳輸出低電平。