時鐘領(lǐng)域及其未來技術(shù)發(fā)展是半導體行業(yè)的熱門研發(fā)方向之一。

在高性能應(yīng)用中，例如通信、無線基礎(chǔ)設(shè)施、服務(wù)器、廣播視頻以及測試和測量裝置，當系統(tǒng)集成更多功能并需要提高性能水平時，硬件設(shè)計就變得日益復雜，為系統(tǒng)提供參考時序的板級時鐘樹也走向這種趨勢。在進行時鐘樹設(shè)計時，“一成不變”的策略并不適用，優(yōu)化時鐘樹以滿足性能和成本的要求取決于多種因素，包括系統(tǒng)架構(gòu)、集成電路(IC)時序需求(頻率、信號格式等)和終端應(yīng)用的抖動需求。

多年來，Skyworks投資于時鐘領(lǐng)域的研發(fā)創(chuàng)新，研發(fā)出集頻率靈活與低抖動于一身的專利技術(shù)，并基于此向世界提供的廣泛的時鐘產(chǎn)品組合，包括時鐘發(fā)生器、時鐘緩沖器、抖動清除時鐘和XO/VCXO等，及高性能和集成度的定制化時鐘樹解決方案。在技術(shù)研發(fā)與產(chǎn)品更新中，我們在時鐘樹的設(shè)計方面不斷探索，也積累了相關(guān)專業(yè)經(jīng)驗，希望與行業(yè)專家探討與分享。

本文將從技術(shù)角度解析設(shè)計時鐘樹的設(shè)計原則，來幫助大家了解重要的設(shè)計步驟、更周全的考慮各種影響因素對于設(shè)計帶來的影響，以做出更加高效的設(shè)計決策。

第一章

參考時序-何時使用晶體或時鐘

第一個設(shè)計原則是理清硬件設(shè)計的參考時鐘需求，并選擇用于系統(tǒng)中處理器、FPGA、ASIC、PHY、DSP和其它組件的參考時鐘類型。如果IC已集成振蕩器和片上鎖相環(huán)(PLL)用于片內(nèi)時序，那么通常可以使用石英晶體。石英晶體具有成本效益，因其優(yōu)異的相位噪聲特性而被廣泛使用，他們放在靠近IC的地方，以簡化電路板布局。然而，晶體的缺點之一是在整個溫度范圍內(nèi)頻率有顯著變化，超出許多串行器/解串器(SerDes)應(yīng)用中高精度ppm等級的穩(wěn)定性需求。在許多要求高穩(wěn)定性的高速SerDes應(yīng)用中，推薦使用晶體振蕩器(XO)，因其可以確保比無源晶體更可靠的穩(wěn)定性。

當需要多個參考頻率時，通常使用時鐘發(fā)生器和時鐘緩沖器。在某些應(yīng)用中，F(xiàn)PGA/ASIC有多個時鐘域用于數(shù)據(jù)通路、控制平面和存儲控制器接口，需要多個特定參考頻率。如果IC不提供晶體輸入接口，或者當IC需要與外部參考(同步源應(yīng)用)同步時，又或者當所需高頻參考值很難由晶體生成時，時鐘發(fā)生器和緩沖器也是優(yōu)先選擇。

第二章

自由運行對比同步時鐘樹

一旦硬件設(shè)計確定下來，并且為部分器件選擇了晶體，接下來的步驟就是為剩下的時鐘選擇時序架構(gòu)：自由運行或同步。對于需要一個或多個獨立參考時鐘，且沒有任何特殊鎖相環(huán)或同步需求的應(yīng)用來說，XO、時鐘發(fā)生器和時鐘緩沖器是理想選擇。處理器、存儲控制器、SoC 和外圍組件(例如，USB和PCI Express轉(zhuǎn)換器)通常使用 XO、時鐘發(fā)生器和時鐘緩沖器組合，為自由運行和異步的應(yīng)用提供參考時序。如果應(yīng)用需要一到兩個定時源，XO 是最好的選擇;而時鐘發(fā)生器和緩沖器更適合同時需要多個獨立時鐘的應(yīng)用。時鐘發(fā)生器能夠合成多個不同頻率的時鐘，但與由時鐘緩沖器加上XO組成的時鐘樹相比，犧牲部分抖動性能。時鐘緩沖器可以與XO聯(lián)合分配多個相同頻率的時鐘，并且為多輸出時鐘樹實現(xiàn)最低抖動。

同步時鐘用于需要連續(xù)通信和網(wǎng)絡(luò)級同步的應(yīng)用，例如光傳輸網(wǎng)絡(luò)(OTN)、SONET/SDH、移動回程、同步以太網(wǎng)和 HD SDI 視頻傳輸。以上應(yīng)用需要發(fā)射器和接收器在相同頻率操作。同步所有的SerDes參考時鐘到一個高精度網(wǎng)絡(luò)參考時鐘(例如，Stratum 3或GPS)，保證所有節(jié)點同步。在這些應(yīng)用中，基于低帶寬PLL 時鐘提供漂移和抖動濾波(抖動清除)，以確保網(wǎng)絡(luò)級同步。在網(wǎng)絡(luò)線路卡PLL應(yīng)用中，帶有壓控振蕩器(VCO)的專用抖動衰減時鐘或分立PLL是SerDes定時首選的時鐘解決方案。為了獲得最佳性能，抖動衰減時鐘應(yīng)放置在時鐘樹末端，直接驅(qū)動SerDes器件，時鐘發(fā)生器和緩沖器可為其他系統(tǒng)提供參考。

<時鐘樹示例>

第三章

時鐘抖動

時鐘抖動是時序器件的一個關(guān)鍵指標，因為過多的時鐘抖動會影響系統(tǒng)性能。有三種常見的時鐘抖動類型，并且在不同的應(yīng)用中，某種抖動類型可能比另外兩種更重要。

相鄰周期間抖動是指任意兩個相鄰時鐘周期之間，時鐘周期的最大差異，通常測量1000個時鐘周期以上。

周期抖動是指在大量周期(通常為10000個時鐘周期)中，實際周期與理想周期的最大偏差。相鄰周期間抖動和周期抖動在計算數(shù)字系統(tǒng)的建立和保持定時余量時有一定作用，而且是CPU和SoC器件常見的性能系數(shù)。

相位抖動是高速SerDes應(yīng)用的性能參數(shù)。它是噪聲功率對信號總功率的比值，是通過對時鐘信號單邊帶相位噪聲所在的偏離載波信號的頻帶范圍進行積分計算而得。相位抖動在FPGA和高速SerDes定時應(yīng)用中非常關(guān)鍵，過度的相位抖動會增加高速串行接口的位錯誤率。

在時鐘樹設(shè)計和器件選擇期間，基于最大抖動性能來評估器件非常重要。一般的抖動規(guī)格并不能確保在所有情況下(包括工藝、電壓、溫度和頻率變化)皆能符合性能。除了額外因素，最大抖動還包括更全面的規(guī)格。

此外，要特別注意確認時序器件數(shù)據(jù)手冊上的抖動測試條件。時鐘抖動性能在很多情況下都會變化，包括器件配置、工作頻率、信號格式、輸入時鐘轉(zhuǎn)換速率、供電電源和電源噪聲。要盡可能尋求完全符合指定抖動測試條件的器件，才能確保在更廣的操作范圍內(nèi)工作。

第四章

時鐘和振蕩器器件選擇標準

一旦基本的時鐘樹架構(gòu)確定，下一個步驟是選擇器件。表1匯總了在自由運行和同步時鐘樹設(shè)計中時鐘和振蕩器器件的選擇標準。為了降低物料清單(BOM)成本和設(shè)計復雜度，要尋求簡化時鐘樹設(shè)計的特性。

<時鐘器件選擇標準>

第五章

消除時鐘樹抖動

時鐘樹設(shè)計完成之前，要評估總的時鐘樹抖動，以保證有足夠的系統(tǒng)級設(shè)計余量。需要特別注意的是，總的時鐘樹抖動有效值遠低于數(shù)據(jù)手冊中多個組件規(guī)格的簡單相加。時鐘樹的抖動定義如下圖。

器件抖動可通過數(shù)據(jù)手冊中的抖動規(guī)格進行估算，或從相位噪聲數(shù)據(jù)中計算。Skyworks提供簡便的工具，把時鐘相位噪聲轉(zhuǎn)換成抖動。詳細信息，請瀏覽網(wǎng)站：https://tools.skyworksinc.com/jittercalculator/phase-noise-jitter-calculator.aspx。請注意用最大抖動規(guī)格來生成總時鐘樹抖動的保守估計值。

注意：如果抖動分布是高斯類型和非相干的，這個方程可應(yīng)用于計算總的周期抖動和相位抖動;方程不適用于相鄰周期間抖動，那表示是抖動峰值，而不是有效值。

第六章

簡化時鐘樹設(shè)計

除了基本的時鐘生成和分配之外，許多時鐘還要具備特殊功能。例如，格式/電平轉(zhuǎn)換(例如3.3V LVPECL到2.5V LVDS)、不同頻率的時鐘切換、時鐘分頻、引腳選擇的輸出啟動控制和為降低電磁干擾(EMI)的CMOS驅(qū)動強度(輸出阻抗)控制。如果采用離散方式設(shè)計，實現(xiàn)這些功能將為時鐘樹設(shè)計增加大量成本和復雜性。Skyworks推出的Si5330x通用緩沖器/轉(zhuǎn)換器系列產(chǎn)品，集成格式/電平轉(zhuǎn)換、時鐘多路復用、時鐘分頻和其它關(guān)鍵的時鐘樹功能塊。上述器件可以用單個時鐘緩沖器IC取代多個LVPECL、LVDS、CML、HCSL和LVCMOS緩沖器。除了簡化時鐘樹設(shè)計(見圖2)，Si5330x芯片最大限度地降低BOM成本和設(shè)計復雜度，簡化采購過程，并提高系統(tǒng)性能。

一直以來，Skyworks投資于研發(fā)，在時鐘領(lǐng)域獲得多項技術(shù)專利，并為行業(yè)提供廣泛的時鐘產(chǎn)品組合以及低功耗、小尺寸、模擬密集型混合信號的定制化解決方案。未來，Skyworks將繼續(xù)堅持創(chuàng)新，繼續(xù)致力于推動時鐘領(lǐng)域的技術(shù)進步及產(chǎn)品研發(fā)。

審核編輯：湯梓紅