QDMA的驅動在進行版本升級時，可能會對部分寄存器的數值進行變更，用戶如果要進行升級，推薦升級到最新的Vivado和驅動版本。如果驅動和Vivado之間的版本相差較大，有時會遇到c2h_cmpt_ready為0的情況，此時IP無法進行數據的傳輸，這種情況通常在傳輸大包或者大流量數據的時會出現，遇到這種情況可將QDMA IP的prefetch depth參數進行修改，以改善傳輸性能。

如果是IP在傳輸中發生了錯誤或者出現了丟包的情況，就需要使用ILA IP來抓取QDMA IP中的信號和Dump QDMA IP中的寄存器來進行分析，下面重點講解下如何Dump IP中的寄存器、重點對哪些寄存器進行分析以及寄存器的意義。

Dump 寄存器:

通過以下網站下載QDMA driver, 運行test app中的reg_dump指令來dump QDMA 寄存器的值和context data。

https://github.com/Xilinx/dma_ip_drivers

寄存器的dump操作可以參考下面網址中的user guide界面。
https://xilinx.github.io/dma_ip_drivers/master/QDMA/DPDK/html/userguide.html

寄存器數值代表的意義可以從在PG302的124頁的Register Reference File可以下載到，如下圖所示：

? ?

對dump出的寄存器進行分析：

使用test app dump出的寄存器的數目太多，本文重點以下幾個寄存器進行分析并舉例說明：

QDMA_C2H_STAT_DEBUG_DMA_ENG_3
QDMA_C2H_STAT_DEBUG_DMA_ENG_4
C2H_DROP_DESC_RSP_LEN
C2H_DROP_QID_FIFO_LEN
C2H_DROP_PLD_CNT
QDMA_C2H_STAT_DEBUG_DMA_ENG_3 是一個32 bit的寄存器，涵蓋了許多重要信號的狀態信息，是非常重要的debug寄存器，每一個bit位代表的意義及寄存器默認的數值如下：

在對寄存器的數值進行分析時，需要重點關注3、4、5比特，當3、4、5為低是表明IP并未遇到傳輸錯誤，那么錯誤應該是發生在IP傳輸數據之前，需要對在數據傳輸前的驅動配置階段進行分析和定位。

一般IP內發生傳輸錯誤時，此寄存器的3、4、5位比特會被置高，當wrq_packet_out_data_marker為高時，需要檢查在工程設計中是否使用了s_axis_c2h_cmpt_ctrl_no_wrb_marker信號，此信號的意義如下：
The DMA also has an option not to send completion information to completion ring during a
Marker packet. Port s_axis_c2h_cmpt_ctrl_no_wrb_marker can be set during a marker
packet. This option disables any write to completion ring when that Marker packet is generated.
When this signal is set for a Maker packet, the DMA has no data or completion transfers, but will
respond with maker response on qsts_out_op[7:0].

如果沒有使用此信號，說明IP的傳輸出現了不可修復的錯誤，需要通過其他的寄存器進行進一步的分析，通常在3、4、5bit被置為高時，此寄存器的0，1bit不會全為高，IP會掛起并停止數據的傳輸。IP的傳輸錯誤有可能是發送了過量的描述符，時序問題及邏輯設計的不規范，下面對在遇到IP 傳輸錯誤時的定位方法進行舉例說明：

當發現QDMA_C2H_STAT_DEBUG_DMA_ENG_3的3,4,5比特為高時，可以去查找與丟包相關的寄存器，例如：C2H_DROP_DESC_RSP_LEN，C2H_DROP_QID_FIFO_LEN和C2H_DROP_PLD_CNT。這三個寄存器所代表的意義分別如下所示：

因為操作不當導致IP發生丟包時，C2H_DROP_DESC_RSP_LEN，C2H_DROP_QID_FIFO_LEN和C2H_DROP_PLD_CNT 三個寄存器的數值分別為在IP丟包時：描述符的長度、Qid Fifo中的包長和負載Fifo 0中的信用值。當IP發生丟包時，根據以上三個寄存器的前18bit的數值，會比較容易判斷驅動或者工程中可能存在的問題。

原文標題：開發者分享｜QDMA與driver的問題定位和分析

文章出處：【微信公眾號：OpenFPGA】歡迎添加關注！文章轉載請注明出處。