色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Signal tap邏輯分析儀應該如何使用?

電子工程師 ? 來源:FPGA技術江湖 ? 作者:郝旭帥 ? 2021-04-15 15:29 ? 次閱讀

在之前的設計開發時,利用modelsim得出中間某單元的數據,并且輸入也是設計者在testbench中自己給出的。但是,實際應用時,外部輸入的信號不一定和我們在testbench中所描述輸入的信號相同,就有可能導致RTL仿真成功,但是下板測試失敗。

signal tap logic analyzer 采集并顯示FPGA設計中的實時信號行為,從而無需額外的I/O管腳或者外部實驗室設備即可檢查正常器件操作期間內部信號的行為。

653282ea-9dac-11eb-8b86-12bb97331649.png

在數據獲取期間,器件中的存儲器模塊存儲采集的數據,然后通過JTAG通信電纜將數據傳輸到邏輯分析儀。

下圖為signal tap logic analyzer的任務流程。

653cecb2-9dac-11eb-8b86-12bb97331649.png

設計要求

利用邏輯分析儀測量出電腦發送UART(波特率為115200時)是每bit時間寬度。

設計分析

在UART協議中規定了每bit的時間寬度應該是1秒鐘除以波特率,但是在實際電路中相同標號的兩個晶振也會有一定的誤差。我們可以利用邏輯分析儀(也就是利用FPGA的時鐘)去測量一下PC發送UART時的bit時間寬度。

由于波特率為115200,在采樣時,一般采用16倍頻采樣。此時采樣頻率比較高,由基礎的50MHz的時鐘不能夠做出精確的16倍頻,由此也會帶來一定的誤差。

利用邏輯分析儀就可以看到在上述兩個都有誤差的情況,真實采樣的偏差,以及偏差對我們的設計是否有影響。

設計實現

將_9_uart_drive 復制一份,命名為_10_uart_drive_signal_tap。然后打開此工程,將波特率修改為115200。

點擊tools -》 signal tap logic analyzer。

656f39ec-9dac-11eb-8b86-12bb97331649.png

657fce88-9dac-11eb-8b86-12bb97331649.png

在右側窗口signal configuration中,首先需要指定一個采樣時鐘信號。

658f0d4e-9dac-11eb-8b86-12bb97331649.png

邏輯分析儀在采樣時鐘的每個上升沿進行數據采樣。邏輯分析儀不支持在采樣時鐘的下降沿進行數據采樣。設計中的任何信號都可以用作采樣時鐘。但是,為了獲得最佳的數據采樣結果,請使用與被測信號同步的全局時鐘。

在本設計中,所有的信號都是由外部的clk信號進行驅動的,所以此采樣時鐘,選擇為clk。點擊clock對話框后面的三個點。將filter選擇為pin:all,點擊list,在matching nodes中選擇clk,點擊“大于”,在nodes found中出現clk,然后點擊ok。

659e001a-9dac-11eb-8b86-12bb97331649.png

65a9b284-9dac-11eb-8b86-12bb97331649.png

配置完采樣時鐘信號后,需要配置采樣深度。

針對被采樣的數據中的每個信號,采樣深度指定了采樣和存儲的樣本的數量。在器件存儲器資源有限的情況下,由于所選的深度太大,設計可能無法編譯。此時需要降低采樣深度以減少資源使用。

采樣深度乘以采樣的間隔就確定了采樣的時間寬度。現在我們要做的是采樣一個UART的協議幀,一個協議幀共有12個bit。按照115200的波特率,采樣的時間寬度應該是104166ns,所以采樣深度應該是5208,在此選擇采樣深度為8K。

65b31f4a-9dac-11eb-8b86-12bb97331649.png

當確定好采樣深度后,可以指定邏輯分析儀在觸發事件之前和之后 采樣的數據量。

邏輯分析儀提供三種選擇。Pre表示12%的存儲深度用作觸發事件之前,88%的存儲深度用作觸發事件之后;Center表示50%的存儲深度用作觸發事件之前,50%的存儲深度用作觸發事件之后;Post表示88%的存儲深度用作觸發事件之前,12%的存儲深度用作觸發事件之后。

在此選擇Pre。

65bce21e-9dac-11eb-8b86-12bb97331649.png

配置好這些信息后,開始添加需要觀測的信號。

在setup界面,在空白界面雙擊,添加想要觀測的信號。

65e48544-9dac-11eb-8b86-12bb97331649.png

需要觀測的信號有uart_txd、uart_rxd、cap_cnt。

uart_txd和uart_rxd為端口信號,選擇filter時,選擇PIN:all即可,cap_cnt為內部信號,選擇filter時,選擇signal tap :pre-synthesis。

65f9945c-9dac-11eb-8b86-12bb97331649.png

將uart_rxd的下降沿設置為觸發條件。

在uart_rxd的trigger conditions的位置,右擊,選擇falling edge。

69003d04-9dac-11eb-8b86-12bb97331649.png

690a678e-9dac-11eb-8b86-12bb97331649.png

點擊保存,保存到qprj,命名為stp1.stp。

使能邏輯分析儀。點擊Yes。

6918f100-9dac-11eb-8b86-12bb97331649.png

回到quartus界面,進行綜合分析并形成配置文件。

在工程向導的結構界面,可以看到在結構中出現了兩個未知的組件。這兩個就是邏輯分析儀。

69297778-9dac-11eb-8b86-12bb97331649.png

在報告中,可以看到使用的邏輯資源和存儲器資源增多。

6946ff6e-9dac-11eb-8b86-12bb97331649.png

回到signal tap界面,并且連接PC和開發板。

在hardware中,選擇USB – blaster。

6954c6e4-9dac-11eb-8b86-12bb97331649.png

點擊sof manager后面的三個小點,選擇生成的sof文件,然后點擊下載

695f2d96-9dac-11eb-8b86-12bb97331649.png

點擊運行分析。

696a0d4c-9dac-11eb-8b86-12bb97331649.png

此時邏輯分析儀就在等待被觸發。

6977ccac-9dac-11eb-8b86-12bb97331649.png

觸發條件為uart_rxd的下降沿,打開串口助手,配置好后,發送一個數據11。

69883fd8-9dac-11eb-8b86-12bb97331649.png

發送之后,邏輯分析儀中出現了波形。因為發送為11,發送數據從低位開始,故而第一個數據應該為1。所以第一端低電平為起始位,可以通過采樣的數字標號,確定它的時間寬度。

6997b3dc-9dac-11eb-8b86-12bb97331649.png

左鍵是放大,右鍵是縮小。

左側為0,因為利用下降沿作為觸發條件。放大左側數字為434。

69ae4458-9dac-11eb-8b86-12bb97331649.png

所以起始位的時間寬度為434x20ns,即8680ns。按照波特率為115200計算,每一個bit的時間寬度應該是8680.5556ns。這就證明PC發過來的bit的時間寬度和我們所預想的是一致的。

可以用此方法測量其他的bit的寬度,有的bit的寬度要比8680ns要少,有的bit的寬度要比8680ns要多,但是偏差不多。

由于真正的寬度和我們認為的寬度有一定的區別。但是設計是按照每個bit的寬度都是20ns的整數倍,所以在采樣時,就會有偏差。通過cap_cnt可以看出來,并且隨著采樣的越長,誤差累計就會越大。

在數據的第一個bit時,cap_cnt等于7,馬上要變為8。按照cap_cnt的計數規律是波特率的16倍頻設計,所以后面所有的bit起始時,都應該是16 *N + 7,并且馬上要變為16 * N + 8。但是真實的時間寬度和預想的時間寬度有一定的偏差。

69cad42e-9dac-11eb-8b86-12bb97331649.png

在最后的校驗位的起始時,cap_cnt的數據按照16倍頻采樣來說,應該是135,然后快變為136才對。但是此時已經等于136,并且馬上變137。

我們是按照cap_cnt去進行采樣的(在cap_cnt變化的位置采樣)。

因為有誤差,所以規定UART的協議幀的長度不能夠過長。即中間的數據位的個數不能隨意增加。

上述分析步驟的數字只是筆者的測驗結果,不同的PC和開發板測試時,可能會得到不同的結果。

邏輯分析儀總結

利用邏輯分析儀可以直接查看到開發板內部運行的波形。所以在很多時候,都是利用邏輯分析儀進行板級測試作為最終結果。

如果不需要工程中的邏輯分析儀,可以打開assignments -》 settings –》 signal tap logic analyzer,將使能的對勾去掉,然后重新編譯就可以了。

69da8efa-9dac-11eb-8b86-12bb97331649.png

原文標題:FPGA零基礎學習精選 | Signal tap 邏輯分析儀使用教程

文章出處:【微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21786

    瀏覽量

    605077
  • 分析儀
    +關注

    關注

    0

    文章

    1536

    瀏覽量

    52178
  • signal
    +關注

    關注

    0

    文章

    110

    瀏覽量

    24946

原文標題:FPGA零基礎學習精選 | Signal tap 邏輯分析儀使用教程

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    4457示波器-H01邏輯分析儀選件

    新利通儀器儀表 4457-H01?邏輯分析儀選件 4457系列數字示波器 簡述 4457系列數字示波器共4個產品型號,產品帶寬從1GHz到4GHz,采樣率10GSa/s、20GSa/s,垂直分辨率
    的頭像 發表于 11-06 17:00 ?210次閱讀

    淺談邏輯分析儀的技術原理和應用領域

    邏輯分析儀是一種專門用于數字系統測試和分析的電子儀器,它通過實時捕獲和顯示數字信號的邏輯電平狀態,幫助工程師理解系統中各個信號的邏輯關系和時
    發表于 09-12 15:04

    Keysight 頻譜分析儀(信號分析儀

    Keysight頻譜分析儀(信號分析儀)足夠的性能和卓越的可靠性,幫助您更輕松、更快速地應對常見的射頻-微波測試測量挑戰。可靠的頻譜分析儀和信號分析儀提供準確可信的測量結果無論您是要在
    的頭像 發表于 09-12 08:10 ?548次閱讀
    Keysight 頻譜<b class='flag-5'>分析儀</b>(信號<b class='flag-5'>分析儀</b>)

    multisim中邏輯分析儀怎么連接

    在這篇文章中,我們將詳細介紹如何在Multisim中使用邏輯分析儀(Logic Analyzer)。Multisim是一款功能強大的電子電路仿真軟件,它可以幫助我們設計、仿真和測試各種電子電路。邏輯
    的頭像 發表于 07-18 09:15 ?2278次閱讀

    邏輯分析儀multisim的應用

    電子電路。 邏輯分析儀是一種用于測試和分析數字電路的儀器,它可以捕獲和顯示數字信號的波形,幫助用戶診斷電路問題。Multisim中也包含了邏輯分析儀
    的頭像 發表于 07-18 09:13 ?997次閱讀

    邏輯分析儀可以當示波器用嗎

    邏輯分析儀和示波器是兩種不同的電子測量儀器,它們各自有獨特的功能和應用領域。雖然在某些情況下,邏輯分析儀可以作為示波器使用,但它們之間存在一些關鍵的差異。 一、
    的頭像 發表于 07-17 16:55 ?1204次閱讀

    邏輯分析儀主要工作方式是什么

    邏輯分析儀是一種用于測量和分析數字信號的電子測試儀器。它能夠實時捕獲和顯示數字信號的波形,幫助工程師對數字電路進行故障診斷、性能評估和設計驗證。 一、邏輯
    的頭像 發表于 07-17 16:52 ?693次閱讀

    24M的邏輯分析儀怎么用的

    24M邏輯分析儀是一種用于數字信號測試和分析的儀器,它可以幫助工程師和技術人員對數字信號進行捕獲、存儲、顯示和分析。以下是關于24M邏輯
    的頭像 發表于 07-17 16:40 ?692次閱讀

    邏輯分析儀的主要用途是什么

    在現代電子工程領域,邏輯分析儀作為一種重要的測試工具,其功能和應用范圍日益擴大。它不僅可以幫助工程師實時監測和分析數字信號,還可以在設計、調試和故障診斷等方面發揮關鍵作用。 邏輯
    的頭像 發表于 07-17 16:38 ?1177次閱讀

    邏輯分析儀的使用說明

    邏輯分析儀是一種用于捕獲、顯示和分析數字系統(如計算機、微處理器、數字電路等)中信號時序關系的電子測試儀器。它通過對被測系統輸入和輸出信號進行采樣、存儲和顯示,幫助工程師和科學家深入理解和診斷數字
    的頭像 發表于 05-16 15:37 ?2969次閱讀

    矢量信號分析儀與矢量網絡分析儀的區別

    在電子通信和微波技術領域中,矢量信號分析儀(Vector Signal Analyzer,簡稱VSA)和矢量網絡分析儀(Vector Network Analyzer,簡稱VNA)是兩種重要的測試儀
    的頭像 發表于 05-14 15:59 ?2981次閱讀

    邏輯分析儀的常見故障及原因

    邏輯分析儀是電子測試領域中的一種重要儀器,主要用于分析數字系統的邏輯關系。它屬于數據域測試儀器中的一種總線分析儀,能夠以總線(多線)概念為基
    的頭像 發表于 05-10 16:06 ?1420次閱讀

    邏輯分析儀的基本原理、結構組成及關鍵技術

    邏輯分析儀,作為現代電子測試領域的重要工具之一,以其獨特的功能和性能,在數字電路和系統測試、故障診斷等領域發揮著重要作用。本文將對邏輯分析儀的基本原理、結構組成、關鍵技術、應用領域以及
    的頭像 發表于 05-10 15:10 ?2088次閱讀

    音頻分析儀的原理

    公司主營出售/回收:示波器、頻譜分析儀、網絡分析儀、信號發生器、萬用表/示波器校準、手機綜合測試、噪聲系數分析儀、數據采集器、NI-GP
    的頭像 發表于 03-29 11:12 ?844次閱讀

    邏輯分析儀探頭在保持數字信號完整性中的作用

    邏輯分析儀是一種用來分析和檢測數字電路的儀器,它可以幫助工程師深入了解數字電路的運行狀態并找出問題所在。而在邏輯分析儀中,探頭作為連接被測對
    的頭像 發表于 01-31 11:00 ?579次閱讀
    <b class='flag-5'>邏輯</b><b class='flag-5'>分析儀</b>探頭在保持數字信號完整性中的作用
    主站蜘蛛池模板: 国产 欧美 亚洲 日韩视频| 亚洲精品电影久久久影院| 日韩一级精品久久久久| 1300部真实小Y女视频合集| 亚洲国产AV精品一区二区蜜芽| 最新亚洲人成网站在线影院| 国产成人久视频免费| 男gv纯肉免费视频| 欧美18videosex性欧美老师| 免费精品国产日韩热久久| 亚洲XXX午休国产熟女屁| 动漫美女被到爽了流| 欧美xxxxx18| 99精品观看| 美国一级大黄一片免费的网站| 亚洲国产精品久久无套麻豆| 国产成人在线观看免费网站| 日本电影免费久久精品| 99re热视频这里只有精品| 久久视频在线视频观看精品15| 性肥胖BWBWBW| 国产成人一区免费观看| 日本吃孕妇奶水免费观看| a视频在线观看| 国产精品18久久久久网站| 欧美动物交ideos| 最美女人体内射精一区二区| 久久99国产精品二区不卡| 亚洲2017天堂色无码| 中文字幕无码乱人伦蜜桃| 黄色a级免费网站| 亚洲国产综合久久久无码色伦| 国产精品人妻99一区二| 骚妇BB双飞插| 国产高清美女一级a毛片久久w| 日本污ww视频网站| 儿子日母亲B好爽| 天天爽夜夜爽| 国产午夜在线观看视频| 美女被打开了屁股进去的视频| 中文字幕精品在线视频|