隨著光芯片傳輸速率的提高，傳統(tǒng)的RC提取工具是否已經(jīng)達(dá)到了瓶頸？面對多種工藝，更小的互聯(lián)尺寸，如何才能實(shí)現(xiàn)寄生參數(shù)的精確提取？有沒有一種低迭代，智能的無源建模方法？

01光芯片市場概況

得益于三大下游市場（電信、數(shù)據(jù)中心、消費(fèi)電子）需求的持續(xù)井噴，2021年光芯片市場規(guī)模將爆發(fā)式增長，達(dá)到25億美元。從細(xì)分市場份額來看，電信占60%，數(shù)據(jù)中心占30%，消費(fèi)電子占10%。 光芯片行業(yè)，具有極高的技術(shù)壁壘和復(fù)雜的工藝流程。因此，光芯片在光器件／光模塊中成本占比較大。對于高速光模塊（>25Gbps），芯片的成本占比約為60％左右。相較于電芯片，目前光芯片市場規(guī)模較小，主要采用垂直一體化的IDM運(yùn)營模式。但伴隨VCSEL芯片的消費(fèi)電子市場打開，將逐步興起設(shè)計(jì)公司+專業(yè)代工的模式。

02光芯片電磁仿真的挑戰(zhàn)

1.更高的數(shù)據(jù)傳輸速率

當(dāng)前主流的光芯片接口速率為單通道56Gbps，業(yè)界最先進(jìn)的可達(dá)到112Gbps，相信隨著工藝的進(jìn)步和終端用戶對數(shù)據(jù)吞吐的進(jìn)一步需求，速率會更高。從無源參數(shù)提取的角度，這是個寬頻的應(yīng)用，最高的頻率已經(jīng)達(dá)到毫米波。在如此復(fù)雜的電磁環(huán)境下，寄生參數(shù)的特性具有頻變的特性，同時為了滿足仿真精度必須要包含空間的電磁耦合。這些需求給電磁仿真器提出了更高的要求。

2.版圖規(guī)模極大地增加

光芯片的集成度越來越高，都在往SOC的方向去實(shí)現(xiàn)。根據(jù)我們實(shí)際項(xiàng)目的經(jīng)驗(yàn)，四通道光芯片版圖的尺寸為1至2平方毫米，隨著通道數(shù)增多，則版圖尺寸會進(jìn)一步的增大。除了必要的電感和互聯(lián)外，版圖還包括了大量的高密度電容結(jié)構(gòu)，這些結(jié)構(gòu)將仿真的規(guī)模提高了一個數(shù)量級。在端口方面，普通版圖的電磁仿真通常需要50個左右的端口，而光芯片需要應(yīng)對的端口數(shù)量翻了幾倍，最高甚至可以達(dá)到500個，這使得設(shè)計(jì)者在有限的硬件資源下很難快速得到精確的仿真數(shù)據(jù)。

3.復(fù)雜的多工藝場景

光芯片設(shè)計(jì)需要充分利用不同工藝的優(yōu)勢，來提高電路的性能。目前主流的工藝包括CMOS 和SiGe Bi-CMOS。CMOS 工藝是低功耗設(shè)計(jì)首要的選擇，但它的噪聲性能相對較差，跨阻增益和帶寬指標(biāo)也劣于 SiGe 工藝。SiGe BiCMOS 高于 CMOS 的優(yōu)異性能使得設(shè)計(jì)具有高性能的高速電路成為可能，同時它還將功耗限制在可接受的水平。對于電磁提取來說，需要針對不同工藝下的襯底結(jié)構(gòu)、金屬層次等進(jìn)行有針對性的建模，才能更好的對信號損耗進(jìn)行模擬。 綜上所述，在光芯片設(shè)計(jì)中我們將面對“更高的數(shù)據(jù)傳輸速率、版圖規(guī)模極大增加及復(fù)雜的多工藝場景”等諸多挑戰(zhàn)。接下來，我們將為您介紹芯和光芯片電磁仿真EDA解決方案是如何一步步解決上述難題的。

03芯和光芯片電磁仿真EDA解決方案

光通信芯片設(shè)計(jì)一般指的是如下紅色虛線范圍內(nèi)的模塊設(shè)計(jì)，包括TIA/EQ/CDR/Driver。本文我們介紹的解決方案希望能幫助設(shè)計(jì)師針對所有這些模塊進(jìn)行高效的無源結(jié)構(gòu)提取、建模和優(yōu)化。

圖1芯和EDA光芯片設(shè)計(jì)方案

1.無源結(jié)構(gòu)快速提取

我們提供了一種基于Cadence Virtuoso設(shè)計(jì)平臺的提取工具IRIS，并通過了代工廠在CMOS/ SiGe工藝上的嚴(yán)格認(rèn)證。IRIS結(jié)合3D全波求解技術(shù)，滿足從DC到毫米波段的提取精度要求。使用者可以靈活運(yùn)用多線程/多核技術(shù)、MPI多機(jī)處理將復(fù)雜的仿真問題分片化，提高仿真的效率。

圖2 快速的電磁提取方案-IRIS

2.無源結(jié)構(gòu)高效建模

我們提供了基于神經(jīng)網(wǎng)絡(luò)算法的無源器件定制平臺iModeler。它內(nèi)建了多套面向光芯片設(shè)計(jì)的電感模板。使用者利用模板內(nèi)的多種輔助選項(xiàng)，可輕松實(shí)現(xiàn)電感的多項(xiàng)指標(biāo)優(yōu)化。

圖3一站式建模流程-iModeler

04驗(yàn)證對比

運(yùn)用以上的解決方案，我們針對CTLE模塊中的小電感進(jìn)行了實(shí)測對比，發(fā)現(xiàn)IRIS的結(jié)果在DC-300G整個頻率范圍內(nèi)和測試都吻合的很好，最大偏差僅在4%以內(nèi)。

圖4仿真測試結(jié)果對比

05總結(jié)

本文介紹了光芯片設(shè)計(jì)在電磁仿真方面面臨的三大挑戰(zhàn)，即更高的數(shù)據(jù)傳輸速率、版圖規(guī)模極大增加及復(fù)雜的多工藝場景。芯和半導(dǎo)體針對這些挑戰(zhàn)，推出了高效的光通信芯片電磁提取解決方案：利用IRIS/iModeler軟件，實(shí)現(xiàn)了快速高精度電磁提取，無源器件優(yōu)化建模等應(yīng)用，極大地降低了設(shè)計(jì)師的迭代次數(shù)和產(chǎn)品投放市場周期。 了解更多應(yīng)用案例和技術(shù)資料，請點(diǎn)擊"閱讀原文"。

芯和半導(dǎo)體EDA介紹

芯和半導(dǎo)體成立于2010年，是國內(nèi)唯一提供“半導(dǎo)體全產(chǎn)業(yè)鏈仿真EDA解決方案”的供應(yīng)商。芯和半導(dǎo)體EDA是新一代智能電子產(chǎn)品中設(shè)計(jì)高頻/高速電子組件的首選工具，它包括了三大產(chǎn)品線：

芯片設(shè)計(jì)仿真產(chǎn)品線為晶圓廠提供了精準(zhǔn)的PDK設(shè)計(jì)解決方案, 為芯片設(shè)計(jì)公司提供了片上高頻寄生參數(shù)提取與建模的解決方案；

先進(jìn)封裝設(shè)計(jì)仿真產(chǎn)品線為傳統(tǒng)型封裝和先進(jìn)封裝提供了高速高頻電磁場仿真的解決方案；

高速系統(tǒng)設(shè)計(jì)仿真產(chǎn)品線為PCB板、組件、系統(tǒng)的互連結(jié)構(gòu)提供了快速建模與無源參數(shù)抽取的仿真平臺，解決了高速高頻系統(tǒng)中的信號、電源完整性問題。

芯和半導(dǎo)體EDA的強(qiáng)大功能基于：自主知識產(chǎn)權(quán)的多種尖端電磁場和電路仿真求解技術(shù)、繁榮的晶圓廠和合作伙伴生態(tài)圈（芯和半導(dǎo)體EDA在所有主流晶圓廠的先進(jìn)工藝節(jié)點(diǎn)和先進(jìn)封裝上得到了不斷驗(yàn)證）、以及支持基于云平臺的高性能分布式計(jì)算技術(shù)，在5G、智能手機(jī)、物聯(lián)網(wǎng)、汽車電子和數(shù)據(jù)中心等領(lǐng)域已得到廣泛應(yīng)用。

關(guān)于芯和半導(dǎo)體

芯和半導(dǎo)體是國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)，提供覆蓋IC、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設(shè)計(jì)。

芯和半導(dǎo)體自主知識產(chǎn)權(quán)的EDA產(chǎn)品和方案在半導(dǎo)體先進(jìn)工藝節(jié)點(diǎn)和先進(jìn)封裝上不斷得到驗(yàn)證，并在5G、智能手機(jī)、物聯(lián)網(wǎng)、人工智能、數(shù)據(jù)中心和汽車電子等領(lǐng)域得到廣泛應(yīng)用，有效聯(lián)結(jié)了各大IC設(shè)計(jì)公司與制造公司。

芯和半導(dǎo)體同時在全球5G射頻前端供應(yīng)鏈中扮演重要角色，其通過自主創(chuàng)新的濾波器和系統(tǒng)級封裝設(shè)計(jì)平臺為手機(jī)和物聯(lián)網(wǎng)客戶提供射頻前端濾波器和模組，并被Yole評選為全球IPD濾波器領(lǐng)先供應(yīng)商。

芯和半導(dǎo)體創(chuàng)建于2010年，前身為芯禾科技，運(yùn)營及研發(fā)總部位于上海張江，在蘇州、武漢設(shè)有研發(fā)分中心，在美國硅谷、北京、深圳、成都、西安設(shè)有銷售和技術(shù)支持部門。如欲了解更多詳情，敬請?jiān)L問 www.xpeedic.cn。

編輯：jq