在做系統(tǒng)級芯片(SoC)的設計規(guī)劃時，需要考慮哪些主要因素？目前主流的SoC一般包括哪些功能模塊或IP？有什么新的技術(shù)趨勢值得關(guān)注？RISC-V與FPGA如何有機結(jié)合助力SoC設計？當前的SoC設計在性能、功耗和尺寸方面面臨哪些挑戰(zhàn)？有何解決方案？物聯(lián)網(wǎng)和邊緣計算等嵌入式系統(tǒng)對SoC設計提出了什么特別要求？

1.在做系統(tǒng)級芯片(SoC)的設計規(guī)劃時，需要考慮哪些主要因素？

一定是先從市場需求以及相關(guān)需求的時間窗口作為起點，然后根據(jù)自身的人力與技術(shù)資源，結(jié)合開發(fā)的金錢成本、時間成本和維護成本，考慮工藝和IP的選擇。舉例來說，現(xiàn)在如果還在用40nm的工藝技術(shù)來設計SoC，將很難應對市場普遍需要低功耗的趨勢。可是采用先進工藝的SoC的話，新工藝下IP的可選擇度相對較低、費用較高昂、可靠性與相互適配性也都存在不確定性。可見一款SoC是否可以一次成功，里面潛伏著眾多相互影響的風險，對掌控整體的投入與產(chǎn)出帶來不小的挑戰(zhàn)。因此，就衍生出了降低風險、加快上市時間，這個非常重要的因素。

利用現(xiàn)有的相對性能不高但低功耗的處理器，將已經(jīng)驗證過的高性能IP模塊（甚至多個軟核處理器）用低功耗、小面積的FPGA來實現(xiàn)，再利用先進的封裝技術(shù)進行集成，就有了可以隨時更新的可編程（Programmable）SOC。例如，易靈思的“易構(gòu)”平臺就是一種非常好的，可以降低風險、加快上市時間的方案。

2.目前主流的SoC一般包括哪些功能模塊或IP？有什么新的技術(shù)趨勢值得關(guān)注？

以AIoT、云端以及手持消費產(chǎn)品應用為例，可以說需要的功能模塊非常多，例如ADC，ARM的多核處理器，以及高速收發(fā)器等。對于適合無線應用的SoC，需要模擬和數(shù)字模塊的合成，而對于協(xié)議的處理還要加入ARM處理器。對于AIoT以及手持類別的SoC，最重要的就是低功耗。現(xiàn)在我們比較關(guān)注的還是跟視頻處理相關(guān)的SoC，這個領(lǐng)域里面一個明顯的趨勢就是把高性能的視頻處理功能從處理器中剝離出來，用專門的硬件電路實現(xiàn)，比如將視頻編解碼功能的H.264／H.265硬核化。最具代表的就是某知名企業(yè)的35xx系列：他們將已經(jīng)固定的算法盡可能硬核化，以此帶來功耗的降低；同時留有一定的接口可以接入來自多個Sensor或其它器件里的音視頻數(shù)據(jù)與控制數(shù)據(jù)；并采用內(nèi)置的AI，來擴大系統(tǒng)的性能和適配性。

易靈思的FPGA，具備硬核的MIPI和DDR控制器，以及眾多LVDS和通用IO。相比一般的SoC，能擴大Sensor的接入種類、數(shù)量和帶寬，以及提高圖像處理能力。并且對于高端的SoC，也可以補充其原有接口的不足，并提供協(xié)處理，來提高系統(tǒng)性能和靈活性，為更高的產(chǎn)品性能、更寬的市場覆蓋和更快的上市時間提供廣闊的空間。

3.RISC-V與FPGA如何有機結(jié)合助力SoC設計？

RISC-V擁有非常豐富的生態(tài)資源，而且其軟核形態(tài)是依托FPGA的，使得FPGA立即能擁有這些豐富的生態(tài)資源。經(jīng)過優(yōu)化的RISC-V，不單降低了對FPGA的資源消耗，還通過外設的多樣性，賦予FPGA在并行算法應用中對各功能模塊更快捷的調(diào)度和配置能力。FPGA擅長高性能的并行應用，加入RISC-V就可以完成多映像加載、網(wǎng)絡協(xié)議的縫合，甚至是多個獨立RISC-V集成的應用。

當前的軟核RISC-V，在平臺的移植性方面也非常輕松。有很多嵌入式應用，例如基于ARM Cortex M4的應用，要集成在低成本的FPGA中還有一定難度。好消息是，易靈思16nm工藝的Titanium系列第二代FPGA，內(nèi)核可以輕松達到450Mhz，讓軟核的RISC-V處理器可以跟硬核的Cortex M4處理器分庭抗禮。而在性能相當?shù)那闆r下，RISC-V所有總線以AXI的形式內(nèi)置于FPGA，可以帶來高度靈活性、快速上市時間和極低的IP集成風險等額外的價值。

4.當前的SoC設計在性能、功耗和尺寸方面面臨哪些挑戰(zhàn)？有何解決方案？

一般來說，SoC想在性能、功耗和尺寸方面均表現(xiàn)出色，就必須在芯片工藝上不停采用更高級的工藝。但是不斷上漲的研發(fā)與流片費用，產(chǎn)品面世時間的不確定性，和現(xiàn)今市場需求的加速度變化，給設計者帶來了巨大的挑戰(zhàn)。

從提高性能的角度來看，設計者要使功耗和尺寸不增加太多，同時能控制研發(fā)成本并讓產(chǎn)品快速面市，我們推薦以下幾種方案。對于較低端的應用，可以采用低功耗、小面積的FPGA來內(nèi)嵌RISC-V處理器和其相關(guān)外設，并加入邏輯電路實現(xiàn)高性能模塊。易靈思40nm的Trion系列就是很好的選擇。還以易靈思的FPGA為例，若需要再高一點的性能，可以采用先進的封裝技術(shù)，將硬核處理器裸片與Trion FPGA的裸片合封，或者直接采用16nm的Titanium系列更高性能、更低功耗和更小尺寸的FPGA。如果在這個基礎上，希望尺寸再小一點，就可以考慮直接把現(xiàn)有處理器與Trion或者Titanium的FPGA內(nèi)核，在版圖一級進行合成，成為單一的晶片，不但尺寸得到高度縮減，功耗和性能也會有不錯的優(yōu)化。

如果希望最優(yōu)的性能、功耗、和尺寸的組合，同時保持較快速的面市時間和對需求變化的高度適應性，就可以定制FPGA的規(guī)格，并嵌入到整個SoC的設計中。這樣的單一晶片SoC，雖然研發(fā)和時間的成本要比前面幾種方案稍高，但在同等性能下，它的單片功耗和尺寸的優(yōu)勢是最高的。而且有了內(nèi)嵌的FPGA模塊，就可以非常有效地抵御市場需求在前期的不確定和后期的變化所導致的問題、面市時間拖長以及產(chǎn)品生命周期縮短的風險。它能先于競爭對手面市、在市場競爭力和長久性方面強于競爭對手，是非常適合高端且量大市場的。

5.物聯(lián)網(wǎng)和邊緣計算等嵌入式系統(tǒng)對SoC設計提出了什么特別要求？

首先來講，邊緣計算和物聯(lián)網(wǎng)領(lǐng)域的重點是低功耗和低成本。邊緣計算早已經(jīng)不是新鮮的話題，從宏觀上來看早就開始商業(yè)化，比如高通和華為的NPU。但是很多物聯(lián)網(wǎng)設備里用不上這么高的算力，而且這些器件還遠遠不能滿足這些場景的低功耗要求。而單一的MCU大部分又都算力太低，跑不了邊緣計算中推理的應用。也有很多項目曾經(jīng)試圖通過MCU+DSP或者DSP+FPGA等組合實現(xiàn)算力提升，但在算力、功耗、成本方面都無法達到一個理想的平衡點。

易靈思的Quantum架構(gòu)所帶來的低功耗，低成本和高密度的優(yōu)勢，配合針對Quantum架構(gòu)優(yōu)化后的RISC-V軟核，能夠在滿足算力的前提下兼顧低功耗和低成本，并且還能提供相當程度的靈活性，會對物聯(lián)網(wǎng)與邊緣計算的發(fā)展起到重要的推動作用。

責任編輯：lq