芯東西12月30日消息，英特爾在本周的IEEE國際電子設(shè)備會(huì)議上展示了一項(xiàng)新的研究，或?yàn)槔m(xù)命摩爾定律提供下一步可行方向。

此項(xiàng)研究是英特爾一直熱衷的堆疊納米片晶體管技術(shù)，通過將PMOS和NMOS兩種晶體管堆疊起來，可以將CMOS電路的面積減少一半，這意味著未來集成電路晶體管密度可能會(huì)翻番。

一、用最簡單CMOS器件做實(shí)驗(yàn)，尺寸大小減一半

幾乎每一臺(tái)電子設(shè)備都離不開NMOS和PMOS兩種晶體管的“協(xié)同合作”。在相同的電壓下，兩個(gè)晶體管只有一個(gè)會(huì)打開，把它們放在一起意味著只要有其中之一發(fā)生改變，電流才會(huì)流動(dòng)，這大大地降低了能耗。

幾十年以來，NMOS和PMOS晶體管在CMOS電路中一直并排放置，如果我們想讓CMOS電路的尺寸更小，那兩個(gè)晶體管的位置就應(yīng)該更加貼近。

英特爾選擇的方式，就是讓它們堆疊起來。

▲堆疊的NMOS和PMOS晶體管（圖源：英特爾）

有了堆疊晶體管這一巧思，英特爾使用了被稱為下一代晶體管結(jié)構(gòu)的納米片晶體管技術(shù)。不同于以往晶體管主要由垂直硅鰭片構(gòu)成，納米片（nanosheet）的溝道區(qū)由多層、水平的、納米級薄的片層堆疊而成。

▲CMOS器件由平面發(fā)展至FinFET、納米薄片，進(jìn)一步縮小電路尺寸。（圖源：英特爾）

基于以上的思路，英特爾的工程師們設(shè)計(jì)了最簡單的CMOS邏輯電路，即反相器，它只包含兩個(gè)晶體管、兩個(gè)電源連接、一個(gè)輸出和一個(gè)輸入互連接口。

二、“進(jìn)擊”的堆疊工藝：同時(shí)構(gòu)建PMOS和NMOS晶體管

英特爾制造堆疊納米片的方案被稱為自對準(zhǔn)過程，因?yàn)樗谝徊街芯涂梢詷?gòu)建出兩個(gè)已經(jīng)堆疊起來的晶體管，而不需要后期再將兩塊獨(dú)立的晶體管再粘合在一起。

本質(zhì)上，該堆疊工藝的改變是對納米片晶體管制造步驟的修改。

首先，硅和硅鍺的重復(fù)層將會(huì)被雕刻成狹長的窄鰭形狀，然后，硅鍺層會(huì)被蝕刻，只留下一組懸浮的硅納米薄片。

通常來說，一組納米片最后會(huì)形成一個(gè)晶體管。

但在新工藝中，為了形成NMOS晶體管，頂部的兩個(gè)納米片被連接到磷摻雜的硅上；為了形成PMOS晶體管，底部的兩個(gè)納米片被連接到硼摻雜的硅鍺上。

▲由堆疊晶體管組成的反相器（圖源：英特爾）

英特爾高級研究員兼組件研究總監(jiān)Robert Chau表示，整套制作工藝當(dāng)然會(huì)更加復(fù)雜，但是英特爾研究人員正努力使它盡可能簡單。

他說：“復(fù)雜的制造流程會(huì)影響到制造堆疊CMOS芯片的實(shí)用性。一旦解決了制造工藝實(shí)用性的問題，下一步就是要追求更好的性能。”

這可能將會(huì)涉及改進(jìn)PMOS晶體管，因?yàn)槟壳八麄儗?dǎo)電效率遠(yuǎn)低于NMOS晶體管。Robert Chau表示，如果要改進(jìn)導(dǎo)電效率，他們會(huì)考慮通過壓縮應(yīng)變或拉伸應(yīng)變的方式改變晶體管溝道，使硅晶體變形，讓載流子更快通過。

結(jié)語：納米片領(lǐng)域，求新求變

不只是英特爾，其他許多研究機(jī)構(gòu)也在尋求堆疊納米片領(lǐng)域的創(chuàng)新設(shè)計(jì)。

比利時(shí)研究機(jī)構(gòu)Imec率先提出了CFET（納米薄片場效應(yīng)晶體管）的概念，并在去年IEEE VLSI（超大規(guī)模集成電路大會(huì)）會(huì)議上報(bào)告了這一進(jìn)程，但I(xiàn)mec的這一成果并非完全由納米片晶體管制成，它的底層是FinFET，頂層是單一納米片。臺(tái)灣研究人員也曾發(fā)表一個(gè)用于PMOS、NMOS晶體管制造的CFET結(jié)構(gòu)。

英特爾的堆疊納米片晶體管技藝，會(huì)帶我們走向摩爾定律的下一步嗎？我們拭目以待。

責(zé)任編輯：PSY