在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對IP進行配置,如果在我們使用到XDMA的同時也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對這類型IP進行配置。首先說說XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數據傳輸事務映射到AXI總線上面,實現上位機直接對AXI總線進行讀寫而對PCIE本身TLP的組包和解包無感。在提供DMA通道的同時,XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機發起PCIE通信事務,通過XDMA之后,轉化為AXI-Lite總線的操作,原理上的話兩者的本質是一樣的,因為無論是PCIE總線還是AXI總線,本質都是對某個地址的數據操作。
在使用該功能時,需要我們在IP中啟用該功能,如下圖所示。
在啟用該功能之后,XDMA IP會出現M_AXI_LITE總線接口,該接口在官方的example design中是接到一個bram,在我們用于需要AXI-Lite配置的IP時,我們可以通過一個AXI Interconnect或者smart connect,然后就可以對不同的IP進行配置,當然不僅限于VDMA。
后續計劃把XDMA的使用寫成博客,也對之前對XDMA的學習和使用進行一個總結。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
相關推薦
本小節通過使用XPS中的定制IP向導(ipwiz),為已經存在的ARM PS 系統添加用戶自定IP(Custom IP ),了解AXI
發表于 12-23 15:39
?1.2w次閱讀
到寫數據通道中。當主機發送最后一個數據時,WLAST信號就變為高。當設備接收完所有數據之后他將一個寫響應發送回主機來表明寫事務完成。 PS與PL內部通信(用戶自定義IP)先要自定義一個AXI-Lite
發表于 01-08 15:44
我使用VDMA,AXI互連器和DDR3進行了設計,以實現視頻幀緩沖。我遇到了一個問題,即在完成第一幀之后,VDMA卡在第二幀的開頭。我通過AXI
發表于 03-14 15:28
嗨,我將通過測試驗證這一點,但我對AXI-Lite外設“寄存器寫入”如何出現在AXI-Lite總線上有疑問。AXI標準表明數據和地址可以非常相互獨立地出現,從靈活性的角度來看這是很好的
發表于 04-12 13:45
嗨,我開始使用Vivado了。我正在嘗試配置從Dram讀取數據的自定義IP,處理它們然后將結果發送到Bram控制器。我想過使用AXI主接口制作自定義IP。但是,我不知道將
發表于 05-14 06:41
嗨,我在Vivado 2016.3模塊設計中集成了PCIe DMA BAR0 AXI Lite接口和AXI IIC IP。在DMA
發表于 05-14 09:09
嗨,我正在使用AXI-PCIe橋接IP與我的邏輯進行通信。我的poroject要求有128K內存。我不知道如何配置AXI BAR地址來擴展內
發表于 06-19 10:14
,AXI VDMA與處理器等其他設備通過AXI Interconnect互聯。系統處理器通過AXI4-l
發表于 12-23 17:48
AXI Interconnect互聯。系統處理器通過AXI4-lite接口訪問VDMA內部寄存器,向其寫入配置信息,然后根據
發表于 10-14 15:23
本小節通過使用XPS中的定制IP向導(ipwiz),為已經存在的ARM PS 系統添加用戶自定IP(Custom IP ),了解AXI
發表于 02-10 20:37
?5797次閱讀
在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實現,不能直接和PS相連,必須
發表于 09-24 09:50
?5393次閱讀
本文主要介紹關于AXI4-Stream Video 協議和AXI_VDMA的IP核相關內容。為后文完成使用帶有HDMI接口的顯示器構建圖像視頻顯示的測試工程做準備。
發表于 07-03 16:11
?8502次閱讀
如果 STRIDE 等于 HSIZE,那么 AXI VDMA IP 會在沒有任何跳轉的情況下讀取幀緩存。但是,由于輸入大小大于輸出大小,我們需要在地址之間跳轉以便能夠正確地對齊下一行的開頭。
發表于 02-15 11:25
?1236次閱讀
在 Vivado 中自定義 AXI4-Lite 接口的 IP,實現一個簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯結構上,通過 ZYNQ 主機控制
發表于 06-25 16:31
?3471次閱讀
以AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關IP核中,經常見到AXI總線接口,
發表于 10-31 15:37
?1203次閱讀
評論